맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

쉬프트레지스터를사용한FIFO형큐

  • 기술번호 : KST2015096671
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 ATM스위치와 같은 통신기기에서의 순간 과부하등을 잠시 저장하기 위한 버퍼를 구성하는 방식에 관한 것으로 특히, 데이타 입력측으로부터 입력되는 소정 비트수의 데이타를 저장하기 위한 해당 비트수에 대응하는 갯수의 데이타 저장수단과, 상기 데이타 저장수단에 데이타를 저장할 것인가를 판단 제어하는 하나의 판단수단으로 구성되는 군을 소정갯수 구비하여 행렬(Matrix)구조를 이루어 입력되는 데이타는 출력측에 가장 근접한 위치에 저장되도록 하는 것을 특징으로 하는 쉬프트 레지스터를 사용한 FlFO형 큐(queue)를 제공하여 모든 입력되는 데이타들은 저장되어야 할 레지스터의 위치를 바로 알 수 있고, 또한 입출력을 위한 쉬프링 동작이 필요없게 되므로 데이타 출력시간이 간소화 되며, 운영의 융통성을 가질 수 있으며 또한 구성이 간단하여 용이하게 VLSI화 할 수 있다는 효과가 있다.
Int. CL H04L 12/54 (2006.01)
CPC H04L 49/9084(2013.01) H04L 49/9084(2013.01) H04L 49/9084(2013.01) H04L 49/9084(2013.01)
출원번호/일자 1019940027301 (1994.10.25)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-1996-0015571 (1996.05.22) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1994.10.25)
심사청구항수 3

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 손창원 대한민국 대전직할시유성구
2 남지승 대한민국 대전직할시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영길 대한민국 서울특별시 강남구 테헤란로 ***, 대흥빌딩 ***호 (역삼동)
2 원혜중 대한민국 서울특별시 강남구 테헤란로**길 **, 서울빌딩 *층 (역삼동)
3 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
4 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 대리인선임신고서
Notification of assignment of agent		 1994.10.25 수리 (Accepted) 1-1-1994-0123806-50
2 특허출원서
Patent Application		 1994.10.25 수리 (Accepted) 1-1-1994-0123805-15
3 출원심사청구서
Request for Examination		 1994.10.25 수리 (Accepted) 1-1-1994-0123807-06
4 출원인명의변경신고서
Applicant change Notification		 1997.04.04 수리 (Accepted) 1-1-1994-0123808-41
5 대리인선임신고서
Notification of assignment of agent		 1997.08.19 수리 (Accepted) 1-1-1994-0123809-97
6 의견제출통지서
Notification of reason for refusal		 1997.10.30 발송처리완료 (Completion of Transmission) 1-5-1994-0069229-52
7 지정기간연장신청서
Request for Extension of Designated Period		 1997.12.29 수리 (Accepted) 1-1-1994-0123810-33
8 거절사정서
Decision to Refuse a Patent		 1998.02.28 발송처리완료 (Completion of Transmission) 1-5-1994-0069230-09
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

고속 비동기 전송 모듈의 통신기기에서 순간 과부하등을 저장하기 위한 큐(queue)에 있어서, 데이타 입력측으로 부터 입력되는 소정 비트수의 데이타를 저장하기 위한 해당 비트수에 대응하는 갯수의 데이타 저장수단과; 상기 데이타 저장수단에 데이타를 저장할 것인가를 판단 제어하는 하나의 판단수단으로 구성되는 군을 소정갯수 구비하여 행렬(Matrix)구조를 이루어 입력되는 데이타는 출력측에 가장 근접한 위치에 저장되는 것을 특징으로 하는 쉬프트 레지스터를 사용한 FIFO형 큐(queue)

2 2

제1항에 있어서, 상기 판단수단은 정보 저장단계임을 나타내는 제1,2저장신호중 제1저장신호와 상기 판단수단 자신의 관리하에 놓여있는 다수개의 데이타 저장수단중 T번째 데이타 저장수단의 출력 부신호 및 T+1번째 데이타 저장수단의 출력신호를 입력받아 논리곱하여 출력하는 제1논리곱수단과; 상기 정보 저장단계임을 나타내는 제1,2저장신호중 제2저장신호와 상기 판단수단 자신의 관리하에 놓여있는 다수개의 데이타 저장수단들중 T-1번째 데이타 저장수단의 출력신호를 입력받아 논리곱하여 출력하는 제2논리곱수단과; 상기 제1,2앤드게이트의 출력신호를 입력받아 논리합하여 출력하는 제l논리합수단; 및 데이타 입력단에 입력되는 상기 제1오아게이트의 출력신호를 상기 정보 저장단계임을 나타내는 제1,2저장신호의 논리곱신호에 동기되어 동작하는 제1저장수단으로 구성되는 것을 특징으로 하는 쉬프트 레지스터를 사용한 FIFO형 큐(queue)

3 3

제1항 또는 제2항에 있어서, 상기 데이타 저장수단은 자신이 속해있는 군내 상기 제1논리곱수단의 출력신호와 데이타 입력측으로 부터 입력되는 데이타를 논리곱하여 출력하는 제3논리곱수단과; 상기 자신이 속해있는 군내 T-1번째 데이타 저장수단의 출력신호와 정보 저장단계임을 나타내는 제1,2저장신호중 제2저장신호를 입력받아 논리곱하여 출력하는 제4논리곱수단과; 상기 제3, 제4논리곱수단의 출력신호를 입력받아 논리합하여 출력하는 제2논리합수단; 및 데이타 입력단에 입력되는 상기 제2논리합수단의 출력신호를 상기 정보 저장단계임을 나타내는 제1,2저장신호의 논리곱신호에 동기되어 동작하는 제2저장수단으로 구성되는 것을 특징으로 하는 쉬프트 레지스터를 사용한 FlFO형 큐(queue)

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.