1 |
1
태그에 의해 역산란 변조된 응답 신호를 수신하는 RFID 리더기의 수신 장치로서, 상기 응답 신호를 수신하는 복수의 수신 안테나, 상기 복수의 수신 안테나를 통해 수신된 신호를 이용하여 각각 채널 계수를 추정하는 복수의 채널 추정부, 상기 복수의 채널 추정부에 의해 각각 추정된 채널 계수를 이용하여 상기 복수의 수신 안테나를 통해 수신된 신호를 보상하는 복수의 채널 보상부, 보상된 복수의 신호를 결합하여 하나의 채널 결합 신호를 생성하는 결합부, 그리고 상기 채널 결합 신호로부터 비트를 검출하는 비교부를 포함하고, 상기 응답 신호는 프리앰블 신호를 포함하며, 상기 복수의 채널 추정부 각각은 대응하는 수신 안테나를 통해서 상기 프리앰블 구간에 수신된 I 채널 신호와 파일럿 신호와의 상관 값을 계산하는 I 채널 상관기, 상기 대응하는 수신 안테나를 통해서 상기 프리앰블 구간에 수신된 Q 채널 신호와 상기 파일럿 신호와의 상관 값을 계산하는 Q 채널 상관기, 상기 I 채널 신호의 상관 값과 상기 Q 채널 신호의 상관 값을 이용하여 상관 에너지 값을 계산하는 에너지 계산부, 그리고 상기 프리앰블 구간에 대응하는 주기 동안 상기 에너지 계산부에 의해 계산된 상관 에너지 값의 최대 값을 이용하여 상기 I 채널 신호의 채널 계수와 상기 Q 채널 신호의 채널 계수를 계산하는 채널 계수 계산부를 포함하는 RFID 리더기의 수신 장치
|
2 |
2
삭제
|
3 |
3
제1항에서, 상기 프리앰블 신호는 FMO 프리앰블 신호 또는 밀러(Miller) 프리앰블 신호를 포함하는 RFID 리더기의 수신 장치
|
4 |
4
제1항에서, 상기 프리앰블 신호는 구형파의 서브캐리어로 표현되는 비트 패턴을 포함하는 RFID 리더기의 수신 장치
|
5 |
5
삭제
|
6 |
6
제1항에서, 상기 에너지 계산부는 상기 I 채널 신호의 상관 값을 제곱한 값과 상기 Q 채널 신호의 상관 값을 제곱한 값을 합하여 상기 상관 에너지 값을 계산하는 RFID 리더기의 수신 장치
|
7 |
7
제1항에서, 상기 복수의 수신 안테나를 통해 수신되는 신호와 상기 파일럿 신호와의 상관을 이용하여 상기 복수의 수신 안테나를 통해 수신되는 신호로부터 상기 프리앰블 신호의 시작점을 검출하는 복수의 프리앰블 검출부를 더 포함하며, 상기 복수의 채널 추정부는 각각 해당하는 프리앰블 검출부에 의해 검출된 프리앰블 신호의 시작점으로부터 상기 프리앰블 구간을 판단하는 RFID 리더기의 수신 장치
|
8 |
8
제1항에서, 상기 복수의 채널 보상부는, 각각 대응하는 수신 안테나를 통해 상기 프리앰블 구간 이후에 수신되는 신호의 I 채널 신호와 Q 채널 신호에, 대응하는 채널 추정부에 의해 추정된 채널 계수의 켤레 값을 곱하는 RFID 리더기의 수신 장치
|
9 |
9
제1항에서, 상기 복수의 채널 보상부는, 각각 대응하는 수신 안테나를 통해 상기 프리앰블 구간 이후에 수신되는 신호의 I 채널 신호와 Q 채널 신호에, 대응하는 채널 추정부에 의해 추정된 채널 계수의 켤레 값을 정규한 값을 곱하는 RFID 리더기의 수신 장치
|
10 |
10
태그에 의해 역산란 변조된 응답 신호를 수신하는 RFID 리더기의 수신 방법으로서, 복수의 수신 안테나를 통해 상기 응답 신호를 수신하는 단계, 상기 복수의 수신 안테나를 통해 각각 수신되는 응답 신호를 이용하여 상기 복수의 수신 안테나별 채널 계수를 추정하는 단계, 추정된 상기 복수의 수신 안테나별 채널 계수를 이용하여 복수의 수신 안테나별 수신된 응답 신호를 보상하는 단계, 보상된 상기 복수의 수신 안테나별 응답 신호를 하나의 채널 결합 신호로 결합하는 단계, 그리고 상기 채널 결합 신호로부터 비트를 검출하는 단계를 포함하고, 상기 응답 신호는 태그 정보 및 상기 태그 정보 앞에 프리앰블 신호를 포함하며, 상기 추정하는 단계는 상기 복수의 수신 안테나를 통해 각각 수신되는 응답 신호로부터 각각 상기 프리앰블 신호의 시작점을 검출하는 단계, 각 수신 안테나를 통해서 수신되는 프리앰블 신호의 I 채널 신호와 미리 알고 있는 파일럿 신호와의 상관 값을 계산하는 단계,상기 각 수신 안테나를 통해서 수신되는 상기 프리앰블 신호의 Q 채널 신호와 상기 파일럿 신호와의 상관 값을 계산하는 단계, 상기 I 채널 신호의 상관 값과 상기 Q 채널 신호의 상관 값을 이용하여 상관 에너지 값을 계산하는 단계, 그리고 상기 프리앰블 구간에 대응하는 주기 동안 상기 계산된 상관 에너지 값의 최대 값을 이용하여 상기 I 채널 신호의 채널 계수와 상기 Q 채널 신호의 채널 계수를 계산하는 단계를 포함하는 RFID 리더기의 수신 방법
|
11 |
11
삭제
|
12 |
12
제10항에서, 상기 프리앰블 신호는 FMO 프리앰블 신호 또는 밀러(Miller) 프리앰블 신호를 포함하는 RFID 리더기의 수신 방법
|
13 |
13
제10항에서, 상기 프리앰블 신호는 구형파의 서브캐리어로 표현되는 비트 패턴을 포함하는 RFID 리더기의 수신 방법
|
14 |
14
제10항에서, 상기 프리앰블 신호의 시작점을 검출하는 단계는 대응하는 수신 안테나를 통해 수신되는 신호와 상기 파일럿 신호와의 상관을 이용하여 상기 대응하는 수신 안테나를 통해 수신되는 신호로부터 상기 프리앰블 신호의 시작점을 검출하는 단계를 포함하는 RFID 리더기의 수신 방법
|
15 |
15
제10항에서, 상기 보상하는 단계는 상기 복수의 수신 안테나를 통해 상기 프리앰블 신호 이후에 수신되는 신호에 상기 추정된 복수의 수신 안테나별 추정된 채널 계수의 켤레 값을 곱하는 단계를 포함하는 RFID 리더기의 수신 방법
|
16 |
16
제10항에서, 상기 보상하는 단계는 상기 복수의 수신 안테나를 통해 상기 프리앰블 신호 이후에 수신되는 신호에 상기 추정된 복수의 수신 안테나별 추정된 채널 계수의 켤레 값을 정규화한 값을 곱하는 단계를 포함하는 RFID 리더기의 수신 방법
|
17 |
17
제10항에서, 상기 비트를 검출하는 단계는 비트 0에 해당하는 기준 신호와 상기 채널 결합 신호를 상관하여 제1 상관 값을 계산하는 단계, 비트 1에 해당하는 기준 신호와 상기 채널 결합 신호를 상관하여 제2 상관 값을 계산하는 단계, 그리고 상기 제1 상관 값과 상기 제2 상관 값의 비교를 통해서 비트 0인지 비트 1인지 결정하는 단계를 포함하는 RFID 리더기의 수신 방법
|
18 |
18
제10항에서, 상기 검출된 비트로부터 오류를 검출하는 단계를 더 포함하는 RFID 리더기의 수신 방법
|