기술이전플랫폼 Tech-Bridge-이전대상기술

맞춤기술찾기

홈으로 가기

맞춤기술찾기

이전대상기술

프린트하기

이전대상기술

플립 칩 본딩방법

기술번호 : KST2015096914
담당센터 : 대전기술혁신센터
전화번호 : 042-610-2279

상담신청 PDF 받기

상세정보
공개전문
공고전문
등록사항
통합행정정보
기술정보
과제정보
관련기술
심판사항

서지정보
인명정보
행정처리
청구항
지정국
패밀리정보
국가R&D 연구정보

이전 슬라이드 보기 다음 슬라이드 보기

요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약	본 발명은 플립 칩 본딩방법에 관한 것으로, 반도체 칩의 패드 상에 금속범프를 형성하는 단계와, 상기 금속범프의 말단에 소정두께의 전도성 접착제를 형성하는 단계와, 열 접합공정을 통해 상기 반도체 칩을 미리 마련된 반도체 기판의 패드에 접합시키는 단계를 포함함으로써, 원가가 절감되고 공정이 간편해질 뿐만 아니라 열 방출이 원활하게 할 수 있는 효과가 있다.플립 칩, 반도체 기판, 반도체 칩, 전도성 접착제, 실버 에폭시, 이방 전도성 필름(ACF), 금속범프
Int. CL	H01L 21/60 (2006.01) H01L 23/12 (2006.01)
CPC
출원번호/일자	1020050027862 (2005.04.04)
출원인	한국전자통신연구원
등록번호/일자	10-0696190-0000 (2007.03.12)
공개번호/일자	10-2006-0067080 (2006.06.19) 문서열기
공고번호/일자	(20070320) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보	대한민국 \| 1020040105803 \| 2004.12.14
법적상태	소멸
심사진행상태	수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자	Y (2005.04.04)
심사청구항수	9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호	이름	국적	주소
1	한국전자통신연구원	대한민국	대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호	이름	국적	주소
1	주철원	대한민국	대전 유성구
2	민병규	대한민국	대전 유성구
3	이종민	대한민국	대전 유성구
4	김성일	대한민국	대전 서구
5	강영일	대한민국	대전 유성구
6	이경호	대한민국	대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호	이름	국적	주소
1	신영무	대한민국	서울특별시 강남구 영동대로 **(대치동) KT&G타워 층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호	이름	국적	주소
1	한국전자통신연구원	대한민국	대전 유성구

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	특허출원서 Patent Application	2005.04.04	수리 (Accepted)	1-1-2005-0175790-64
2	출원심사청구서 Request for Examination	2005.04.04	수리 (Accepted)	1-1-2005-0175851-51
3	선행기술조사의뢰서 Request for Prior Art Search	2006.05.11	수리 (Accepted)	9-1-9999-9999999-89
4	선행기술조사보고서 Report of Prior Art Search	2006.06.13	수리 (Accepted)	9-1-2006-0037262-64
5	의견제출통지서 Notification of reason for refusal	2006.07.31	발송처리완료 (Completion of Transmission)	9-5-2006-0443933-42
6	명세서등보정서 Amendment to Description, etc.	2006.09.29	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2006-0713115-86
7	의견서 Written Opinion	2006.09.29	수리 (Accepted)	1-1-2006-0713117-77
8	등록결정서 Decision to grant	2007.02.23	발송처리완료 (Completion of Transmission)	9-5-2007-0104574-82
9	출원인정보변경(경정)신고서 Notification of change of applicant's information	2009.08.04	수리 (Accepted)	4-1-2009-5150899-36
10	출원인정보변경(경정)신고서 Notification of change of applicant's information	2015.02.02	수리 (Accepted)	4-1-2015-0006137-44

번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호	청구항
1	1 (a) 반도체 칩의 패드 상에 금속범프를 형성하는 단계;(b) 상기 금속범프의 말단에 소정두께의 전도성 접착제를 형성하는 단계; 및(c) 열 접합공정을 통해 상기 반도체 칩을 미리 마련된 반도체 기판의 패드에 접합시키는 단계를 포함하여 이루어진 플립 칩 본딩방법
2	2 제 1 항에 있어서, 상기 반도체 칩의 패드와 상기 금속범프의 사이에 접착성을 향상시키기 위하여 티탄(Ti) 및 금(Au)을 순차적으로 적층시킨 씨드금속층을 형성하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 플립 칩 본딩방법
3	3 제 1 항에 있어서, 상기 금속범프는 솔더(Solder) 또는 금(Au) 물질로 이루어진 것을 특징으로 하는 플립 칩 본딩방법
4	4 제 1 항에 있어서, 상기 금속범프는 웨이퍼 레벨 패키지(WLP) 또는 스터드(Stud) 범프 공정을 이용하여 형성하는 것을 특징으로 하는 플립 칩 본딩방법
5	5 제 1 항에 있어서, 상기 전도성 접착제는 실버 에폭시 또는 이방 전도성 필름(ACF)으로 이루어진 것을 특징으로 하는 플립 칩 본딩방법
6	6 제 1 항에 있어서, 상기 전도성 접착제의 두께는 상기 금속범프의 두께보다 작게 부착시키는 것을 특징으로 하는 플립 칩 본딩방법
7	7 제 6 항에 있어서, 상기 전도성 접착제는 20 내지 60㎛ 두께범위로 부착되는 것을 특징으로 하는 플립 칩 본딩방법
8	8 제 1 항에 있어서, 상기 열 접합공정은 230 내지 270℃ 온도범위에서 열을 가하여 실시하는 것을 특징으로 하는 플립 칩 본딩방법
9	9 제 1 항에 있어서, 상기 열 접합공정은 180 내지 220℃ 온도범위에서 열을 가한 후, 소정의 초음파 마찰열을 가하여 실시하는 것을 특징으로 하는 플립 칩 본딩방법

본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.

이전대상기술 뷰 페이지 등록사항 > 특허 등록번호 표입니다.
특허 등록번호	10-0696190-0000

권리란

표시번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 권리란 표입니다.
표시번호	사항
1	출원 연월일 : 20050404 출원 번호 : 1020050027862 공고 연월일 : 20070320 공고 번호 : 특허결정(심결)연월일 : 20070223 청구범위의 항수 : 9 유별 : H01L 21/60 발명의 명칭 : 플립 칩 본딩방법 존속기간(예정)만료일 : 20100313

특허권자란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 특허권자란 표입니다.
순위번호	사항
1	(권리자) 한국전자통신연구원 대전 유성구...

등록료란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 등록료란 표입니다.
제 1 - 3 년분	금 액	283,500 원	2007년 03월 13일	납입

본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송번호의 정보를 제공하는 이전대상기술 뷰 페이지 통합행정정보 > 등록료란 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	특허출원서	2005.04.04	수리 (Accepted)	1-1-2005-0175790-64
2	출원심사청구서	2005.04.04	수리 (Accepted)	1-1-2005-0175851-51
3	선행기술조사의뢰서	2006.05.11	수리 (Accepted)	9-1-9999-9999999-89
4	선행기술조사보고서	2006.06.13	수리 (Accepted)	9-1-2006-0037262-64
5	의견제출통지서	2006.07.31	발송처리완료 (Completion of Transmission)	9-5-2006-0443933-42
6	명세서등보정서	2006.09.29	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2006-0713115-86
7	의견서	2006.09.29	수리 (Accepted)	1-1-2006-0713117-77
8	등록결정서	2007.02.23	발송처리완료 (Completion of Transmission)	9-5-2007-0104574-82
9	출원인정보변경(경정)신고서	2009.08.04	수리 (Accepted)	4-1-2009-5150899-36
10	출원인정보변경(경정)신고서	2015.02.02	수리 (Accepted)	4-1-2015-0006137-44


과제고유번호	1440001561
세부과제번호	iita2004-S-098
연구과제명	40G모듈
성과구분	등록
부처명	지식경제부
연구관리전문기관명	정보통신연구진흥원
연구주관기관명	한국전자통신연구원
성과제출연도	2004
연구기간	200202~200501
기여율	1
연구개발단계명	개발연구
6T분류명	IT(정보기술)

특허성과

[1020050063905]	ＬＤＰＣ 부호기 및 복호기, 및 ＬＤＰＣ 부호화 방법 및복호화 방법	새창보기
[1020050028114]	유체주입구의 압력을 제어할 수 있는 미세 유체 소자 및이를 구비하는 미세 유로망	새창보기
[1020050027862]	플립 칩 본딩방법	새창보기
[1020040107027]	도핑층을 이용하여 임피던스 정합용 저항 성분을 집적한반도체 광변조기 및 그 제작 방법	새창보기
[1020040103679]	주파수 혼합기	새창보기
[1020040099165]	후각 정보 부호화 장치 및 그 방법과 향기 코드 생성 장치및 그 방법	새창보기
[1020040097648]	밀리미터파 대역 주파수 체배기	새창보기
[1020040097645]	고주파 전자소자의 제조 방법	새창보기

중요키워드

이전대상기술 뷰 페이지 관련기술 표
[KST2015077809][한국전자통신연구원]	실리콘 실험실에서 구리 교차오염을 방지할 수 있는 고 밀도/고 균일성 솔더 범프 형성방법	새창보기
[KST2015079158][한국전자통신연구원]	광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈	새창보기
[KST2015083688][한국전자통신연구원]	테라헤르츠파 소자의 패키징 장치	새창보기
[KST2015084289][한국전자통신연구원]	쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법	새창보기
[KST2015079018][한국전자통신연구원]	도파관 구조의 패키지 및 그 제조 방법	새창보기
[KST2015081069][한국전자통신연구원]	플립칩 본딩방법 및 이를 이용한 광모듈	새창보기
[KST2015084617][한국전자통신연구원]	초광대역 시스템 온 패키지 및 그 제조 방법	새창보기
[KST2015073983][한국전자통신연구원]	래핑을이용한솔더범프형성방법	새창보기
[KST2015074650][한국전자통신연구원]	플립칩본딩을위한솔더범프형성방법	새창보기
[KST2015078516][한국전자통신연구원]	Ａｕ－Ｓｎ계 솔더층 및 솔더범프 제조 방법	새창보기
[KST2015080739][한국전자통신연구원]	칩 본딩 방법	새창보기
[KST2015081724][한국전자통신연구원]	플립 칩 패키지 및 그 제조방법	새창보기
[KST2015083390][한국전자통신연구원]	도전 접착제 및 이를 이용한 플립칩 본딩 방법	새창보기
[KST2015084890][한국전자통신연구원]	후막 절연 구조를 갖는 쓰루 웨이퍼 비아 형성 방법	새창보기
[KST2015085475][한국전자통신연구원]	다층 배선 연결 구조 및 그의 제조 방법	새창보기
[KST2015085635][한국전자통신연구원]	반도체 패키지 및 그 제조 방법	새창보기
[KST2014045112][한국전자통신연구원]	미세가공 소자의 진공 웨이퍼 레벨 패키지 방법	새창보기
[KST2014063180][한국전자통신연구원]	SoP용 무마스크 기반 페이스트 소재 및 공정기술 개발	새창보기
[KST2015077981][한국전자통신연구원]	고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법	새창보기
[KST2014045115][한국전자통신연구원]	반도체 기판의 후면 비아홀 형성 방법	새창보기
[KST2015085384][한국전자통신연구원]	반도체 소자 적층 패키지 및 그 형성 방법	새창보기
[KST2015085548][한국전자통신연구원]	비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법	새창보기
[KST2015074643][한국전자통신연구원]	전극이양면에형성된광소자의전극연결방법	새창보기
[KST2015074666][한국전자통신연구원]	플립칩본딩을이용한초고속레이저다이오드패키지구조및제조방법	새창보기
[KST2015077797][한국전자통신연구원]	고 밀도/고 에스펙트비를 얻기 위한 범프 배열 방법	새창보기
[KST2015084469][한국전자통신연구원]	관통 비아 제조 방법	새창보기
[KST2015069091][한국전자통신연구원]	전자회로 및 그 제조방법	새창보기
[KST2015075848][한국전자통신연구원]	반도체 칩의 금속볼 접점 및 그 형성 방법	새창보기
[KST2015084016][한국전자통신연구원]	웨이퍼 레벨 패키지 및 그 제조 방법	새창보기
[KST2015084412][한국전자통신연구원]	노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조	새창보기

의뢰할 수요기술을 선택합니다

담당자명, 주소, 이메일, 연락처, 내용, 파일선택의 정보를 제공하는 도입희망기술 뷰 페이지 의뢰하기 입력표입니다.
담당자명		활동구분※필수입력항목
이메일		연락처	- -
내용
파일선택	파일선택

기술이전 상담신청 드립니다.
기업명
신청자 성명		직책
연락처	- -
이메일	@
상담희망전담센터	※ 사업장(본점) 소재지가 속한 지역의 기술혁신센터를 지정해주세요.