맞춤기술찾기

이전대상기술

SOI 기판을 이용한 반도체 소자 및 그 제조 방법

  • 기술번호 : KST2015097056
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 (110) 면방향을 갖는 SOI (Silicon-On-Insulator) 기판을 이용한 초미세 반도체 소자 및 그 제조 방법에 관한 것이다. 실리콘 기판, 매몰 산화층 및 실리콘층이 적층된 구조의 기판을 준비하는 단계와, 소스 및 드레인이 형성될 영역의 상기 실리콘층에 불순물 이온을 주입하는 단계와, 채널이 형성될 영역의 상기 실리콘층을 소정 깊이 식각하여 도랑을 형성하는 단계와, 상기 도랑의 양측벽에 불순물 이온이 도핑된 산화막 측벽을 형성하는 단계와, 상기 실리콘층에 주입된 이온과 상기 산화막 측벽에 도핑된 이온의 내부 확산에 의해 상기 도랑 양측부의 상기 실리콘층에 소스 및 드레인 영역이 형성되는 동시에 상기 산화막 측벽 하부의 상기 실리콘층에 소스 및 드레인 확장영역이 형성되도록 열처리하는 단계와, 전체 상부면에 게이트 절연막을 형성한 후 채널영역의 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함한다. MOSFET, (011), SOI, 이온주입, 고체상확산, 고유전율 절연막, 금속 게이트
Int. CL H01L 21/336 (2006.01)
CPC H01L 29/66772(2013.01)
출원번호/일자 1020030097068 (2003.12.26)
출원인 한국전자통신연구원
등록번호/일자 10-0551942-0000 (2006.02.07)
공개번호/일자 10-2005-0065905 (2005.06.30) 문서열기
공고번호/일자 (20060220) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2003.12.26)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 양종헌 대한민국 대전광역시서구
2 오지훈 대한민국 대전광역시유성구
3 임기주 대한민국 대전광역시서구
4 안창근 대한민국 대전광역시유성구
5 조원주 대한민국 대전광역시유성구
6 이성재 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2003.12.26 수리 (Accepted) 1-1-2003-0496105-35
2 의견제출통지서
Notification of reason for refusal
2005.08.17 발송처리완료 (Completion of Transmission) 9-5-2005-0394302-80
3 명세서등보정서
Amendment to Description, etc.
2005.09.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2005-0532238-13
4 의견서
Written Opinion
2005.09.23 수리 (Accepted) 1-1-2005-0532248-69
5 등록결정서
Decision to grant
2006.02.03 발송처리완료 (Completion of Transmission) 9-5-2006-0069801-51
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
실리콘 기판, 매몰 산화층 및 실리콘층이 적층된 구조로 이루어지며, 채널영역의 상기 실리콘층에 소정 깊이의 도랑이 형성된 기판과,상기 도랑 양측의 상기 실리콘층에 형성된 소스 및 드레인 영역과,상기 도랑의 양측벽에 형성된 산화막 측벽과,상기 산화막 측벽 하부의 상기 실리콘층에 형성된 소스 및 드레인 확장영역과,상기 채널영역의 상기 실리콘층 상부에 형성되며, 게이트 절연막에 의해 전기적으로 분리되는 게이트 전극을 포함하는 것을 특징으로 하는 반도체 소자
2 2
제 1 항에 있어서, 상기 실리콘층은 (110) 면방향을 갖는 것을 특징으로 하는 반도체 소자
3 3
a) 실리콘 기판, 매몰 산화층 및 실리콘층이 적층된 구조의 기판을 준비하는 단계와,b) 소스 및 드레인이 형성될 영역의 상기 실리콘층에 불순물 이온을 주입하는 단계와,c) 채널이 형성될 영역의 상기 실리콘층을 소정 깊이 식각하여 도랑을 형성하는 단계와,d) 상기 도랑의 양측벽에 불순물 이온이 도핑된 산화막 측벽을 형성하는 단계와,e) 상기 실리콘층에 주입된 이온과 상기 산화막 측벽에 도핑된 이온의 내부 확산에 의해 상기 도랑 양측부의 상기 실리콘층에 소스 및 드레인 영역이 형성되는 동시에 상기 산화막 측벽 하부의 상기 실리콘층에 소스 및 드레인 확장영역이 형성되도록 열처리하는 단계와,f) 전체 상부면에 게이트 절연막을 형성한 후 채널영역의 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
4 4
제 3 항에 있어서, 상기 실리콘층은 (110) 면방향을 갖는 것을 특징으로 하는 반도체 소자의 제조 방법
5 5
제 3 항에 있어서, 상기 단계 b)는 이온주입 또는 플라즈마 도핑 방법으로 실시되는 것을 특징으로 하는 반도체 소자의 제조 방법
6 6
제 3 항에 있어서, 상기 단계 c)의 식각은 TMAH 용액을 이용한 습식방법으로 실시되는 것을 특징으로 하는 반도체 소자의 제조 방법
7 7
제 3 항에 있어서, 상기 단계 e)의 열처리는 급속 열처리 방법으로 실시되는 것을 특징으로 하는 반도체 소자의 제조 방법
8 8
제 3 항에 있어서, 상기 게이트 절연막은 저온에서 열산화된 실리콘 산화막, 오존 산화막, CVD 방법으로 증착된 실리콘 질화막 또는 산화막, 및 고유전막 중 어느 하나인 것을 특징으로 하는 반도체 소자의 제조 방법
9 8
제 3 항에 있어서, 상기 게이트 절연막은 저온에서 열산화된 실리콘 산화막, 오존 산화막, CVD 방법으로 증착된 실리콘 질화막 또는 산화막, 및 고유전막 중 어느 하나인 것을 특징으로 하는 반도체 소자의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.