요약 | 본 발명은 전류 구동 방식 디지털-아날로그 변환기의 전류셀 구동회로에 관한 것으로, 트랜지스터의 기생 캐패시터를 이용한 전압 제한기를 구성하여 전류셀을 구동하기 위한 차동 제어신호의 전위를 소정 전위 레벨로 제한함으로써 전력 소모나 회로 면적에 부담을 주지 않으면서 차동 제어신호의 전위를 효과적으로 제한하고, 전이 시간을 최소화할 수 있는 디지털-아날로그 변환기의 전류셀 구동회로를 제시한다. 디지털-아날로그 변환기, 전류셀 구동회로, 전압 제한기, 기생 캐패시터 |
---|---|
Int. CL | H03M 1/66 (2006.01) |
CPC | |
출원번호/일자 | 1020010071309 (2001.11.16) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0429077-0000 (2004.04.14) |
공개번호/일자 | 10-2003-0039915 (2003.05.22) 문서열기 |
공고번호/일자 | (20040429) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2001.11.16) |
심사청구항수 | 4 |