1 |
1
실리콘 기판과, 상기 실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET에 있어서,상기 Fin 채널은, 상기 실리콘 기판상에 형성되는 버퍼층인 경사 SiGe층상에 형성되며,상기 경사 SiGe층 상부에 에피택셜 성장되며 적어도 일영역에 패터닝된 Fin이 구비된 이완된 SiGe층, 및 상기 이완된 SiGe층상에 적어도 상기 Fin상에 형성되는 스트레인드 실리콘층을 포함하는 FinFET
|
2 |
2
제 1 항에 있어서,상기 스트레인드 실리콘층은 1~100nm 두께를 갖는 FinFET
|
3 |
3
실리콘 기판, 상기 실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET에 있어서,상기 Fin 채널은, 상기 실리콘 기판 상부의 적어도 일영역을 패터닝하여 형성된 실리콘 Fin; 상기 패터닝된 실리콘 Fin 상에 에피택셜 성장된 스트레인드 SiGe층; 및 상기 스트레인드 SiGe층 상에 에피택셜 성장된 에피택셜 실리콘층을 포함하는 FinFET
|
4 |
4
제 4 항에 있어서,상기 스트레인드 SiGe층은 1~100nm 두께를 가지며, 상기 에피택셜 실리콘층은 0
|
5 |
5
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 Fin 채널은 5 ~ 500nm 폭으로 구성되는 FinFET
|
6 |
6
실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET의 상기 Fin 채널을 제조하는 방법에 있어서, (a) 상기 실리콘 기판상에 에피택셜 성장시켜 버퍼층인 경사 SiGe층을 형성하는 단계;(b) 상기 SiGe층 상부에 에피택셜 성장시켜 이완된 SiGe층을 형성하는 단계;(c) 상기 이완된 SiGe층의 일영역을 패터닝하여 SiGe Fin을 형성하는 단계; 및 (d) 상기 SiGe Fin 상에 에피택셜 성장시켜서 스트레인드 실리콘층을 형성하는 단계를 포함하는 FinFET의 Fin 채널 제조방법
|
7 |
7
제 6 항에 있어서, 상기 경사 SiGe층을 형성하는 단계는,상기 실리콘 기판의 표면을 세척하는 단계와, 소정압력, 공정온도 400~700℃에서 화학 증착법으로 Si 및 Ge 소스를 사용하여 Ge의 함유량을 초기 0%에서 서서히 최종 15~35%까지 서서히 증가시켜 0
|
8 |
8
제 6 항에 있어서,상기 이완된 SiGe층을 형성하는 단계에서는 Ge의 함유량을 15 ~ 35%로 일정하게 유지하면서 0
|
9 |
9
제 6 항에 있어서,상기 스트레인드 실리콘층을 형성하는 단계는 상기 SiGe Fin 상에 Si 소스를 사용하여 1~100nm 두께의 Si층을 에피택셜 성장시키는 FinFET의 Fin 채널 제조방법
|
10 |
10
실리콘 기판, 상기 실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET의 상기 Fin 채널을 제조하는 방법에 있어서,(a) 상기 실리콘 기판상에 상기 실리콘 기판의 적어도 일영역을 패터닝하여 실리콘 Fin을 형성하는 단계;(b) 상기 실리콘 Fin상에 에피택셜 성장시켜 스트레인드 SiGe층을 형성하는 단계;(c) 상기 스트레인드 SiGe층을 둘러싸도록 상기 스트레인드 SiGe층 상에 실리콘을 에피택셜 성장시켜 에피택셜 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 FinFET의 Fin 채널의 제조방법
|
11 |
11
제 10 항에 있어서, 상기 스트레인드 SiGe층을 형성하는 단계는화학증착법으로 Si 및 Ge 소스를 사용하여 Ge의 함유량을 10~40%로 일정하게 유지하면서 1~100nm 두께의 SiGe층을 성장시켜 FinFET의 Fin 채널의 제조방법
|
12 |
12
제 10 항에 있어서,상기 에피택셜 실리콘층을 형성하는 단계는, 소정 압력, 400~700℃의 온도에서 화학증착법으로 Si 소스를 이용하여 형성하는 FinFET의 Fin 채널의 제조방법
|
13 |
12
제 10 항에 있어서,상기 에피택셜 실리콘층을 형성하는 단계는, 소정 압력, 400~700℃의 온도에서 화학증착법으로 Si 소스를 이용하여 형성하는 FinFET의 Fin 채널의 제조방법
|