맞춤기술찾기

이전대상기술

FinFET 및 Fin 채널 제조방법

  • 기술번호 : KST2015097435
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 실리콘 기판과, 상기 실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET 및 FinFET의 Fin채널 제조방법에 관한 것으로서, 상기 Fin 채널은, 상기 실리콘 기판상에 형성되는 버퍼층인 경사 SiGe층상에 형성되며, 상기 경사 SiGe층 상부에 에피택셜 성장되며 적어도 일영역에 패터닝된 Fin이 구비된 이완된 SiGe층, 및 상기 이완된 SiGe층상에 적어도 상기 Fin상에 형성되는 스트레인드 실리콘층을 포함하여 구성되거나, 상기 실리콘 기판의 적어도 일영역에 패터닝된 실리콘 Fin, 상기 실리콘 Fin 상에 에피택셜 성장된 스트레인드 SiGe층, 및 상기 스트레인드 SiGe층 상에 에피택셜 실리콘층을 포함하여 구성되도록 한다. 이러한 구성을 통해서, 종래의 실리콘 FinFET 보다 소자의 성능을 크게 향상시킬 수 있다. 나노, Fin, MOSFET, FinFET, 스트레인드 Si, 스트레인드 SiGe, 게이트 절연막
Int. CL H01L 27/092 (2011.01) H01L 21/8228 (2011.01)
CPC H01L 29/785(2013.01) H01L 29/785(2013.01)
출원번호/일자 1020030097071 (2003.12.26)
출원인 한국전자통신연구원
등록번호/일자 10-0596508-0000 (2006.06.27)
공개번호/일자 10-2005-0065908 (2005.06.30) 문서열기
공고번호/일자 (20060705) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2003.12.26)
심사청구항수 12

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 노태문 대한민국 대전광역시유성구
2 권성구 대한민국 대전광역시유성구
3 이대우 대한민국 대전광역시유성구
4 박일용 대한민국 대전광역시유성구
5 양일석 대한민국 대전광역시유성구
6 유병곤 대한민국 대전광역시유성구
7 김종대 대한민국 대전광역시서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2003.12.26 수리 (Accepted) 1-1-2003-0496108-72
2 선행기술조사의뢰서
Request for Prior Art Search
2005.08.16 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2005.09.15 수리 (Accepted) 9-1-2005-0058726-49
4 의견제출통지서
Notification of reason for refusal
2005.10.31 발송처리완료 (Completion of Transmission) 9-5-2005-0557077-24
5 지정기간연장신청서
Request for Extension of Designated Period
2005.12.26 수리 (Accepted) 1-1-2005-0761836-11
6 지정기간연장신청서
Request for Extension of Designated Period
2006.01.31 수리 (Accepted) 1-1-2006-0073017-75
7 의견서
Written Opinion
2006.02.16 수리 (Accepted) 1-1-2006-0114809-14
8 명세서등보정서
Amendment to Description, etc.
2006.02.16 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0114788-43
9 등록결정서
Decision to grant
2006.06.26 발송처리완료 (Completion of Transmission) 9-5-2006-0361609-63
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
실리콘 기판과, 상기 실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET에 있어서,상기 Fin 채널은, 상기 실리콘 기판상에 형성되는 버퍼층인 경사 SiGe층상에 형성되며,상기 경사 SiGe층 상부에 에피택셜 성장되며 적어도 일영역에 패터닝된 Fin이 구비된 이완된 SiGe층, 및 상기 이완된 SiGe층상에 적어도 상기 Fin상에 형성되는 스트레인드 실리콘층을 포함하는 FinFET
2 2
제 1 항에 있어서,상기 스트레인드 실리콘층은 1~100nm 두께를 갖는 FinFET
3 3
실리콘 기판, 상기 실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET에 있어서,상기 Fin 채널은, 상기 실리콘 기판 상부의 적어도 일영역을 패터닝하여 형성된 실리콘 Fin; 상기 패터닝된 실리콘 Fin 상에 에피택셜 성장된 스트레인드 SiGe층; 및 상기 스트레인드 SiGe층 상에 에피택셜 성장된 에피택셜 실리콘층을 포함하는 FinFET
4 4
제 4 항에 있어서,상기 스트레인드 SiGe층은 1~100nm 두께를 가지며, 상기 에피택셜 실리콘층은 0
5 5
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 Fin 채널은 5 ~ 500nm 폭으로 구성되는 FinFET
6 6
실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET의 상기 Fin 채널을 제조하는 방법에 있어서, (a) 상기 실리콘 기판상에 에피택셜 성장시켜 버퍼층인 경사 SiGe층을 형성하는 단계;(b) 상기 SiGe층 상부에 에피택셜 성장시켜 이완된 SiGe층을 형성하는 단계;(c) 상기 이완된 SiGe층의 일영역을 패터닝하여 SiGe Fin을 형성하는 단계; 및 (d) 상기 SiGe Fin 상에 에피택셜 성장시켜서 스트레인드 실리콘층을 형성하는 단계를 포함하는 FinFET의 Fin 채널 제조방법
7 7
제 6 항에 있어서, 상기 경사 SiGe층을 형성하는 단계는,상기 실리콘 기판의 표면을 세척하는 단계와, 소정압력, 공정온도 400~700℃에서 화학 증착법으로 Si 및 Ge 소스를 사용하여 Ge의 함유량을 초기 0%에서 서서히 최종 15~35%까지 서서히 증가시켜 0
8 8
제 6 항에 있어서,상기 이완된 SiGe층을 형성하는 단계에서는 Ge의 함유량을 15 ~ 35%로 일정하게 유지하면서 0
9 9
제 6 항에 있어서,상기 스트레인드 실리콘층을 형성하는 단계는 상기 SiGe Fin 상에 Si 소스를 사용하여 1~100nm 두께의 Si층을 에피택셜 성장시키는 FinFET의 Fin 채널 제조방법
10 10
실리콘 기판, 상기 실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET의 상기 Fin 채널을 제조하는 방법에 있어서,(a) 상기 실리콘 기판상에 상기 실리콘 기판의 적어도 일영역을 패터닝하여 실리콘 Fin을 형성하는 단계;(b) 상기 실리콘 Fin상에 에피택셜 성장시켜 스트레인드 SiGe층을 형성하는 단계;(c) 상기 스트레인드 SiGe층을 둘러싸도록 상기 스트레인드 SiGe층 상에 실리콘을 에피택셜 성장시켜 에피택셜 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 FinFET의 Fin 채널의 제조방법
11 11
제 10 항에 있어서, 상기 스트레인드 SiGe층을 형성하는 단계는화학증착법으로 Si 및 Ge 소스를 사용하여 Ge의 함유량을 10~40%로 일정하게 유지하면서 1~100nm 두께의 SiGe층을 성장시켜 FinFET의 Fin 채널의 제조방법
12 12
제 10 항에 있어서,상기 에피택셜 실리콘층을 형성하는 단계는, 소정 압력, 400~700℃의 온도에서 화학증착법으로 Si 소스를 이용하여 형성하는 FinFET의 Fin 채널의 제조방법
13 12
제 10 항에 있어서,상기 에피택셜 실리콘층을 형성하는 단계는, 소정 압력, 400~700℃의 온도에서 화학증착법으로 Si 소스를 이용하여 형성하는 FinFET의 Fin 채널의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.