맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및데이터 복원 회로 및 방법

  • 기술번호 : KST2015097664
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및 데이터 복원 회로 및 방법에 관한 것으로, 수신 데이터 속도의 1/4 클럭 주파수를 이용하여 클럭을 복원해내는 새로운 방식의 클럭 및 데이터 복원 회로 구조를 제시함으로써, 고주파의 클럭을 만들 수 없는 상황에서도 데이터 속도의 1/4 클럭 주파수를 이용하여 고속의 데이터를 처리할 수 있는 것을 특징으로 한다. 또한, 본 발명은 인덕터를 사용하지 않고도 고속의 클럭 및 데이터 복원 회로를 구현할 수 있으므로 전체 회로의 크기를 줄일 수 있는 것을 특징으로 한다.클럭 복원, 데이터 결정, 위상 보간, 분주, 위상 동기 루프
Int. CL G06F 1/04 (2006.01) G06F 1/08 (2006.01)
CPC H03L 7/0807(2013.01)
출원번호/일자 1020060123172 (2006.12.06)
출원인 한국전자통신연구원, 한국과학기술원
등록번호/일자 10-0844313-0000 (2008.07.01)
공개번호/일자 10-2008-0051662 (2008.06.11) 문서열기
공고번호/일자 (20080707) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.12.06)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
2 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 변상진 대한민국 대전 유성구
2 하경수 대한민국 대전 유성구
3 김이섭 대한민국 대전 유성구
4 김천수 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
2 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2006.12.06 수리 (Accepted) 1-1-2006-0905086-42
2 보정요구서
Request for Amendment		 2006.12.19 발송처리완료 (Completion of Transmission) 1-5-2006-0153631-36
3 서지사항보정서
Amendment to Bibliographic items		 2007.01.12 수리 (Accepted) 1-1-2007-0031295-12
4 선행기술조사의뢰서
Request for Prior Art Search		 2007.10.11 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2007.11.15 수리 (Accepted) 9-1-2007-0070292-87
6 의견제출통지서
Notification of reason for refusal		 2007.12.20 발송처리완료 (Completion of Transmission) 9-5-2007-0687190-15
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2008.02.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0125908-63
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2008.02.20 수리 (Accepted) 1-1-2008-0125794-44
9 등록결정서
Decision to grant		 2008.06.27 발송처리완료 (Completion of Transmission) 9-5-2008-0346864-61
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
16 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
17 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
18 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
외부 클럭(External Clock)을 입력받아 수신 데이터 속도의 1/4 주파수를 갖는 멀티 위상의 클럭(CK0, CK45, CK90, CK135)을 생성하여 출력하는 위상 동기 루프 회로;위상 제어 신호(Vctrl)에 따라 상기 수신 데이터의 가운데를 샘플링할 수 있도록 상기 위상 동기 루프 회로에서 출력된 멀티 위상의 클럭(CK0, CK45, CK90, CK135)의 위상을 조절하여 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)을 출력하는 위상 보간 회로;상기 수신 데이터를 1/2로 분주하여 분주된 수신 데이터(Data2_1, Data2_2)를 출력하는 분주 회로;상기 분주 회로를 통해 분주된 수신 데이터(Data2_1, Data2_2)의 에지와 상기 수신 데이터의 에지가 동기화(synchronized) 되도록 상기 수신 데이터를 소정 시간 지연시켜 지연된 수신 데이터(Delayed DATA)를 출력하는 지연 버퍼 회로;상기 분주 회로를 통해 분주된 수신 데이터(Data2_1, Data2_2)와 상기 위상 보간 회로를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)을 이용하여 상기 위상 제어 신호(Vctrl)를 생성하여 출력하는 클럭 복원 회로; 및상기 위상 보간 회로를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)을 이용하여 상기 지연 버퍼 회로를 통해 지연된 수신 데이터(Delayed DATA)의 가운데를 샘플링하여 출력하는 데이터 결정 회로를 구비하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
2 2
제 1항에 있어서, 상기 위상 동기 루프 회로는,제어 전압에 따라 멀티 위상의 클럭(CK0, CK45, CK90, CK135)을 생성하여 출력하는 발진기;상기 발진기로부터 출력된 클럭을 1/4로 분주하는 제1 분주기;상기 제 1분주기에서 분주된 클럭을 단일-종단형(single-ended) 클럭으로 변환하는 D2S 컨버터(Differential to Single-ended Converter);상기 D2S 컨버터에서 출력된 클럭을 1/4로 분주하는 제2 분주기;상기 외부 클럭과 상기 제2 분주기를 통해 분주된 클럭의 위상 및 주파수를 비교하여 위상 및 주파수의 차이를 검출하는 위상 주파수 검출기; 및상기 위상 주파수 검출기에서 검출된 위상 및 주파수의 차이에 따라 전하를 증감시키고 전하가 증감된 신호에서 고주파 성분을 제거하여 상기 제어 전압을 발생하는 전하 펌프 및 저역 필터를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
3 3
제 1 항에 있어서, 상기 위상 보간 회로는,상기 클럭 복원 회로로부터 출력된 위상 제어 신호(Vctrl)에 따라 상기 위상 동기 루프 회로에서 출력된 멀티 위상의 클럭(CK0, CK45, CK90, CK135)의 위상을 조절하여 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)을 출력하는 제1 내지 제4 위상 보간 회로를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
4 4
제 3항에 있어서, 상기 위상 보간 회로의 위상 조절 범위는 하나의 수신 데이터의 지속시간(bit duration)과 같거나 더 큰 것을 특징으로 하는 클럭 및 데이터 복원 회로
5 5
제 1항에 있어서, 상기 분주 회로는,상기 수신 데이터의 상승 에지에 동기하여 상기 수신 데이터를 1/2로 분주하고 분주된 수신 데이터(DATA/2_1)를 출력하는 제1 분주 회로; 및상기 수신 데이터의 하강 에지에 동기하여 상기 수신 데이터를 1/2로 분주하고 분주된 수신 데이터(DATA/2_2)를 출력하는 제2 분주 회로를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
6 6
제 5항에 있어서, 상기 클럭 복원 회로는,상기 제1 분주 회로를 통해 분주된 수신 데이터(DATA/2_1)와 상기 위상 보간 회로를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)을 이용하여 상기 위상 제어 신호(Vctrl)를 생성하여 출력하는 제1 클럭 복원 회로; 및상기 제2 분주 회로를 통해 분주된 수신 데이터(DATA/2_2)와 상기 위상 보간 회로를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)을 이용하여 상기 위상 제어 신호(Vctrl)를 생성하여 출력하는 제2 클럭 복원 회로를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
7 7
제 6항에 있어서, 상기 제1 클럭 복원 회로는,상기 제1 분주 회로를 통해 분주된 수신 데이터(Data2_1)가 상기 위상 보간 회로를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135) 보다 위상이 빠른지 느린지를 결정하여 상기 위상 제어 신호(Vctrl)를 생성하여 출력하며,상기 제2 클럭 복원 회로는,상기 제2 분주 회로를 통해 분주된 수신 데이터(Data2_2)가 상기 위상 보간 회로를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135) 보다 위상이 빠른지 느린지를 결정하여 상기 위상 제어 신호(Vctrl)를 생성하여 출력하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
8 8
제 6항에 있어서, 상기 제1 클럭 복원 회로 및 제2 클럭 복원 회로는,상기 제1, 2 분주 회로를 통해 분주된 수신 데이터(Data2_1, Data2_2)를 클럭으로 각각 입력받고, 상기 위상 보간 회로를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)을 데이터로 각각 입력받는 제1 내지 제4 D-플립플롭;상기 제1 내지 제4 D-플립플롭의 출력을 Exclusive-OR하는 제1, 2 XOR 게이트;상기 제1, 2 XOR 게이트의 출력에 따라 상기 분주된 수신 데이터(Data2_1, Data2_2)의 위상과 상기 위상 보간 회로를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)의 위상의 차이를 나타내는 전압 신호를 선택하여 출력하는 선택기; 및상기 선택기에서 출력된 전압 신호를 전류 신호로 변환하는 전압-전류 변환기를 각각 구비하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
9 9
삭제
10 10
삭제
11 11
삭제
12 12
제 1 항에 있어서, 상기 데이터 결정 회로는 제1 내지 제4 D-플립플롭을 포함하며, 상기 제1 내지 제4 D-플립플롭의 데이터로 상기 지연 버퍼 회로를 통해 지연된 수신 데이터(Delayed DATA)가 입력되는 것을 특징으로 하는 클럭 및 데이터 복원 회로
13 13
삭제
14 14
제 12 항에 있어서,상기 제1 D-플립플롭 및 제3 D-플립플롭은 상기 위상 보간 회로를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135) 중 상기 제2 클럭(INTCLK45)의 상승 및 하강 에지에서 상기 지연된 수신 데이터(Delayed DATA)의 가운데를 샘플링하여 출력하고, 상기 제2 D-플립플롭 및 제4 D-플립플롭은 상기 위상 보간 회로를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135) 중 상기 제4 클럭(INTCLK135)의 상승 및 하강 에지에서 상기 지연된 수신 데이터(Delayed DATA)의 가운데를 샘플링하여 출력하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
15 15
(a) 외부 클럭(External Clock)을 입력받아 수신 데이터 속도의 1/4 주파수를 갖는 멀티 위상의 클럭(CK0, CK45, CK90, CK135)을 생성하여 출력하는 단계;(b) 위상 제어 신호(Vctrl)에 따라 상기 수신 데이터의 가운데를 샘플링할 수 있도록 상기 (a) 단계를 통해 출력된 멀티 위상의 클럭(CK0, CK45, CK90, CK135)의 위상을 조절하여 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)을 출력하는 단계;(c) 상기 수신 데이터를 1/2로 분주하여 분주된 수신 데이터(Data2_1, Data2_2)를 출력하는 단계;(d) 상기 (c) 단계를 통해 분주된 수신 데이터(Data2_1, Data2_2)의 에지와 상기 수신 데이터의 에지가 동기화(synchronized) 되도록 상기 수신 데이터를 소정 시간 지연시켜 지연된 수신 데이터(Delayed DATA)를 출력하는 단계;(e) 상기 분주된 수신 데이터(Data2_1, Data2_2)와 상기 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)을 이용하여 상기 위상 제어 신호(Vctrl)를 생성하여 출력하는 단계; 및 (f) 상기 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135)을 이용하여 상기 지연된 수신 데이터(Delayed DATA)의 가운데를 샘플링하여 출력하는 단계를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 방법
16 16
제 15항에 있어서, 상기 (a) 단계는,제어 전압에 따라 멀티 위상의 클럭(CK0, CK45, CK90, CK135)을 생성하여 출력하는 제 1 단계;상기 멀티 위상의 클럭을 1/4로 분주하는 제 2 단계;상기 1/4로 분주된 클럭을 단일-종단형(single-ended) 클럭으로 변환한 후 변환된 클럭을 다시 1/4로 분주하는 제 3 단계;상기 외부 클럭과 상기 제 3 단계를 통해 분주된 클럭의 위상 및 주파수를 비교하여 위상 및 주파수의 차이를 검출하는 제 4 단계; 및상기 검출된 위상 및 주파수의 차이에 따라 전하를 증감시키고 전하가 증감된 신호에서 고주파 성분을 제거하여 상기 제어 전압을 발생시키는 제 5 단계를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 방법
17 17
삭제
18 18
제 15항에 있어서, 상기 (c) 단계는,상기 수신 데이터의 상승 에지에 동기하여 상기 수신 데이터를 1/2로 분주하고 분주된 수신 데이터(DATA/2_1)를 출력하는 단계; 및상기 수신 데이터의 하강 에지에 동기하여 상기 수신 데이터를 1/2로 분주하고 분주된 수신 데이터(DATA/2_2)를 출력하는 단계를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 방법
19 19
제 15항에 있어서, 상기 (e) 단계는,상기 분주된 수신 데이터(DATA/2_1, DATA/2_2)가 상기 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135) 보다 빠른지 느린지를 결정하여 상기 위상 제어 신호(Vctrl)를 생성하여 출력하는 단계를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 방법
20 20
제 15항에 있어서, 상기 (f) 단계는,상기 (b) 단계를 통해 위상이 조절된 제1 내지 제4 클럭(INTCLK0, INTCLK45, INTCLK90, INTCLK135) 중 제2 클럭 및 제4 클럭(INTCLK45, INTCLK135)의 상승 및 하강 에지에서 상기 지연된 수신 데이터(Delayed DATA)의 가운데를 샘플링하는 단계를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.