| 1 |
1
복수의 메모리 뱅크들과,
프로세서로부터 입력된 논리적 페이지 어드레스가 지시하는 논리적 페이지가 유효(valid)하면 상기 논리적 페이지 어드레스를 물리적 페이지 어드레스로 변환하여 출력하고, 상기 메모리 뱅크들 중 적어도 하나 이상의 유효한 물리적 페이지를 가진 메모리 뱅크만을 턴온시키기 위한 전원제어신호를 생성하여 상기 각 메모리 뱅크들로 제공하는 데이터 재배치 회로와,
상기 출력된 물리적 페이지 어드레스에서 상기 복수의 메모리 뱅크들 중 어느 하나의 메모리 뱅크를 지시하는 비트정보를 입력받아 인코딩하여 상기 비트정보가 지시하는 메모리 뱅크에 인에이블(enable) 신호를 제공하는 메모리 뱅크 선택기
를 포함하는 임베디드 시스템
|
| 2 |
2
제 1 항에 있어서, 상기 데이터 재배치 회로는,
미리 저장된 유효 플래그를 참조하여 상기 논리적 페이지 어드레스가 지시하는 논리적 페이지가 유효한지 여부를 판단하고, 판단결과 유효하면 상기 논리적 페이지 어드레스를 출력하는 페이지 배치부와,
상기 출력된 논리적 페이지 어드레스를 입력받아 상기 물리적 페이지 어드레스를 출력하는 페이지 변환부와,
상기 유효 플래그를 상기 페이지 배치부로 제공하는 페이지 유효 플래그부와,
상기 유효 플래그를 참조하여 상기 전원제어신호를 생성하는 전원제어부
를 포함하는 임베디드 시스템
|
| 3 |
3
제 1 항에 있어서, 상기 데이터 재배치 회로는,
상기 논리적 페이지 어드레스가 지시하는 논리적 페이지가 유효하지 않으면,
상기 메모리 뱅크들 중 유효한 물리적 페이지를 가장 많이 가지고 있으며 적어도 하나 이상의 유효하지 않은 물리적 페이지를 가지고 있는 메모리 뱅크를 찾고, 상기 찾은 메모리 뱅크의 유효하지 않은 물리적 페이지가 상기 논리적 페이지 어드레스를 지시하도록 변경하고, 상기 변경된 물리적 페이지의 물리적 페이지 어드레스를 출력하는 임베디드 시스템
|
| 4 |
4
제 3 항에 있어서, 상기 데이터 재배치 회로는,
미리 결정된 유효 플래그를 참조하여 상기 논리적 페이지 어드레스가 지시하는 논리적 페이지가 유효한지 여부를 판단하고, 판단결과 유효하지 않으면 상기 메모리 뱅크들 중 유효한 물리적 페이지를 가장 많이 가지고 있으며 적어도 하나 이상의 유효하지 않은 물리적 페이지를 가지고 있는 메모리 뱅크를 찾고, 상기 찾은 메모리 뱅크의 유효하지 않은 물리적 페이지가 상기 논리적 페이지 어드레스를 지시하도록 변경하는 페이지 배치부와,
상기 변경된 물리적 페이지의 물리적 페이지 어드레스를 출력하는 페이지 변환부와,
상기 유효 플래그를 상기 페이지 배치부로 제공하고, 상기 논리적 페이지 어드레스의 유효 플래그를 유효하도록 변경하는 페이지 유효 플래그부와,
상기 유효 플래그를 참조하여 상기 전원제어신호를 생성하는 전원제어부
를 포함하는 임베디드 시스템
|
| 5 |
5
프로세서와 복수의 메모리 뱅크들을 포함하는 임베디드 시스템을 위한 페이지 재배치 방법에 있어서,
상기 프로세서로부터 입력된 논리적 페이지 어드레스가 지시하는 논리적 페이지가 유효한지 여부를 판단하는 과정과,
상기 판단 결과, 상기 논리적 페이지가 유효하지 않으면, 상기 메모리 뱅크들 중 유효한 물리적 페이지를 최대로 가지고 있으며 적어도 하나 이상의 유효하지 않은 물리적 페이지를 가지고 있는 메모리 뱅크를 찾는 과정과,
상기 찾은 메모리 뱅크의 유효하지 않은 물리적 페이지가 상기 논리적 페이지 어드레스를 지시하도록 변경하는 과정
을 포함하는, 페이지 재배치 방법
|
| 6 |
6
삭제
|
