1 |
1
소정 임계온도 이상에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하고, 전류구동 소자에 연결되어 전류 흐름을 제어하는 MIT 소자;
상기 MIT 소자에 연결되어 상기 MIT 이후에 상기 MIT 소자의 자체발열을 제어하는 트랜지스터; 및
상기 MIT 소자 및 상기 트랜지스터에 연결된 저항 소자;를 포함하는 MIT 소자 자체발열 방지회로
|
2 |
2
제1 항에 있어서,
상기 트랜지스터는 바이폴라(bi-polar) 트랜지스터이고,
상기 MIT 소자는 상기 바이폴라 트랜지스터의 베이스와 컬렉터 전극 사이에 연결되며,
상기 저항 소자는 상기 바이폴라 트랜지스터의 베이스와 에미터 전극 사이에 연결된 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
3 |
3
제2 항에 있어서,
상기 바이폴라 트랜지스터는 NPN형 또는 PNP형 중 어느 하나인 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
4 |
4
제1 항에 있어서,
상기 트랜지스터는 MOS(Metal-Oxide-Semicondutor) 트랜지스터이고,
상기 MIT 소자는 상기 MOS 트랜지스터의 게이트와 드레인 전극 사이에 연결되며,
상기 저항 소자는 상기 MOS 트랜지스터의 게이트와 소오스 전극 사이에 연결된 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
5 |
5
제4 항에 있어서,
상기 P-MOS, N-MOS, 및 C-MOS 중 어느 하나인 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
6 |
6
제1 항에 있어서,
상기 MIT 소자, 트랜지스터 및 저항 소자가 하나의 칩으로 집적되어 패키지화된 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
7 |
7
제6 항에 있어서,
하나의 집적된 상기 MIT 소자 자체발열 방지회로는,
기판;
상기 기판 상의 중앙부로 형성된 트랜지스터;
상기 트랜지스터 일 측면으로 상기 기판 상으로 형성된 상기 MIT 소자; 및
상기 트랜지스터 타 측면으로 상기 기판 상으로 형성된 상기 저항 소자;를 포함하는 구조를 갖는 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
8 |
8
제7 항에 있어서,
상기 MIT 소자는 상기 기판 상의 절연막 상에 형성된 MIT 박막, 및 상기 MIT 박막 양 측면으로 상기 절연막 상에 형성된 적어도 2개의 MIT 전극을 포함하고,
상기 저항 소자는 상기 기판 상의 절연막 상에 형성된 저항 박막, 및 상기 M저항 박막 양 측면으로 상기 절연막 상에 형성된 2개의 저항 전극을 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
9 |
9
제7 항에 있어서,
상기 트랜지스터는 바이폴라 트랜지스터 또는 MOS 트랜지스터인 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
10 |
10
제9 항에 있어서,
상기 트랜지스터가 바이폴라 트랜지스터인 경우,
상기 MIT 소자는 상기 바이폴라 트랜지스터의 베이스와 컬렉터 전극 사이에 연결되고, 상기 저항 소자는 상기 바이폴라 트랜지스터의 베이스와 에미터 전극 사이에 연결되고, 상기 바이폴라 트랜지스터의 컬렉터 전극으로 상기 전류구동 소자가 연결되고, 상기 에미터 전극으로 그라운드가 연결되며,
상기 트랜지스터가 MOT 트랜지스터인 경우,
상기 MIT 소자는 상기 MOS 트랜지스터의 게이트와 드레인 전극 사이에 연결되고, 상기 저항 소자는 상기 MOS 트랜지스터의 게이트와 소오스 전극 사이에 연결되며, 상기 MOS 트랜지스터의 드레인 전극으로 상기 전류구동 소자가 연결되며, 상기 소오스 전극으로 그라운드가 연결되는 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
11 |
11
제1 항에 있어서,
상기 MIT 소자는 온도, 압력, 전압 및 전자기파를 포함하는 물리적 특성 변화에 의해 상기 MIT를 일으키는 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
12 |
12
제1 항에 있어서,
상기 MIT 소자는 상기 임계온도 이상에서 MIT를 일으키는 MIT 박막을 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
13 |
13
제12 항에 있어서,
상기 MIT 박막은 이산화바나듐(VO2)로 형성된 것을 특징으로 하는 MIT 소자 자체발열 방지회로
|
14 |
14
기판을 준비하는 단계;
상기 기판 상에 트랜지스터 및 저항 소자를 형성하는 단계; 및
상기 기판 상에 MIT 소자를 형성하는 단계;를 포함하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|
15 |
15
제14 항에 있어서,
상기 트랜지스터 및 저항 소자를 형성하는 단계는
상기 기판 상에 트랜지스터 형성을 위한 활성(active) 영역을 형성하는 단계;
상기 기판 상에 저항 박막을 형성하는 단계; 및
상기 활성 영역 및 저항 박막에 컨택하는 전극들을 형성하는 단계;를 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|
16 |
16
제15 항에 있어서,
상기 트랜지스터 및 저항 소자를 형성하는 단계는,
상기 활성 영역 형성단계 이후 또는 전에 상기 기판 상으로 절연막을 형성하는 단계, 및 상기 전극들 형성 단계 전에 상기 절연막의 소정 부분을 식각하여 상기 활성 영역의 일부를 노출시키는 단계를 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|
17 |
17
제16 항에 있어서,
상기 트랜지스터는 바이폴라 트랜지스터이고, 상기 활성 영역은 n+ 도전형 또는 p+ 도전형을 갖는 에미터, 베이스 및 컬렉터 영역을 포함하고,
상기 전극들 형성단계에서,
상기 에미터, 베이스 및 컬렉터 영역 각각에 컨택하는 에미터, 베이스 및 컬렉터 전극과 상기 저항 박막에 컨택하는 2개의 저항 전극을 형성하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|
18 |
18
제16 항에 있어서,
상기 트랜지스터는 MOS 트랜지스터이고, 상기 활성 영역은 n+ 도전형 또는 p+ 도전형을 갖는 소오스, 드레인 및 채널 영역을 포함하고,
상기 전극들 형성단계에서,
상기 소오스, 드레인 영역 각각에 컨택하는 소오스, 드레인 전극 및 상기 채널 영역 상부의 상기 절연막 상에 게이트 전극과 상기 저항 박막에 컨택하는 2개의 저항 전극을 형성하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|
19 |
19
제14 항에 있어서,
상기 MIT 소자를 형성하는 단계는,
상기 기판 상에 상기 MIT 박막을 형성하는 단계;
상기 MIT 박막을 포토 리소그라피 공정을 이용하여 소정 사이즈로 상기 MIT 박막을 패터닝하는 단계;
패터닝된 상기 MIT 박막에 컨택하는 적어도 2개의 MIT 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|
20 |
20
제19 항에 있어서,
상기 MIT 전극 형성은 리프트 오프(lift-off) 포토 리소그라피 공정을 이용하여 형성하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|
21 |
21
제19 항에 있어서,
상기 MIT 전극은 Ni/Ti/V가 순차적으로 적층된 층간(interlayer) 박막 및 상기 층간 박막 상으로 형성된 Au 박막을 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|
22 |
22
제19 항에 있어서,
상기 MIT 전극 형성 단계에서,
상기 MIT 전극을 상기 트랜지스터 및 저항 소자의 각 전극들과 서로 연결하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|
23 |
23
제22 항에 있어서,
상기 트랜지스터는 바이폴라 트랜지스터이고,
상기 MIT 소자에 컨택하는 2개의 상기 MIT 전극은 상기 바이폴라 트랜지스터의 베이스와 컬렉터 전극에 각각 연결하며,
상기 저항 소자에 컨택하는 2개의 저항 전극은 상기 바이폴라 트랜지스터의 베이스와 에미터 전극에 각각 연결하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|
24 |
24
제22 항에 있어서,
상기 트랜지스터는 MOS 트랜지스터이고,
상기 MIT 소자에 컨택하는 2개의 상기 MIT 전극은 상기 MOS 트랜지스터의 게이트와 드레인 전극에 각각 연결하며,
상기 저항 소자에 컨택하는 2개의 저항 전극은 상기 MOS 트랜지스터의 게이트와 소오스 전극에 각각 연결하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법
|