1 |
1
입력전류를 증폭하여 출력전압을 발생하는 증폭부와, 상기 증폭부의 입력노드와 연결되고 입력전류를 증폭하여 상기 증폭부에 음의 피드백을 수행하는 제1 피드백 증폭부를 포함하는 레귤레이티드 캐스코드 회로; 및상기 레귤레이티드 캐스코드 회로의 입력저항을 감소시키기 위하여 상기 제1 피드백 증폭부의 출력을 입력받아 증폭하고 다시 상기 레귤레이티드 캐스코드 회로의 입력노드에 양의 피드백을 수행하는 제2 피드백 증폭부;를 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
2 |
2
제 1 항에 있어서, 상기 레귤레이티드 캐스코드 회로의 증폭부는,제1 접지 전압원과 입력노드 사이에 연결되고, 게이트에 DC 전압이 인가되는 전류원 제공 트랜지스터;상기 입력노드와 제1 저항 사이에 연결되고, 게이트가 상기 제1 피드백 증폭부의 출력과 연결되는 제1 NMOS 트랜지스터; 및상기 제1 NMOS 트랜지스터와 제1 공급 전압원 사이에 형성되는 제1 저항;을 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
3 |
3
제 2 항에 있어서, 상기 제1 피드백 증폭부는,상기 증폭부의 제1 NMOS 트랜지스터와 제2 저항 사이에 형성되는 노드 및 제2 접지 전압원 사이에 형성되고, 게이트가 상기 증폭부의 입력노드와 연결되는 제2 NMOS 트랜지스터; 및상기 증폭부의 제1 NMOS 트랜지스터와 상기 제2 NMOS 트랜지스터 사이에 형성되는 노드 및 제2 공급 전압원 사이에 형성되는 제2 저항;을 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
4 |
4
제 3 항에 있어서,상기 제1 피드백 증폭부의 제2 NMOS 트랜지스터 및 제2 저항의 결합은 증폭이득 A를 갖는 음의 증폭기와 등가인 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
5 |
5
제 1 항에 있어서, 상기 제2 피드백 증폭부는,PMOS 트랜지스터와 제3 저항 사이에 형성되는 노드 및 제3 접지 전압원 사이에 형성되고, 게이트가 상기 제1 피드백 증폭부의 출력과 연결되는 제3 NMOS 트랜지스터;상기 제3 NMOS 트랜지스터와 상기 PMOS 트랜지스터 사이에 형성되는 노드 및 제3 공급 전압원 사이에 형성되는 제3 저항; 및상기 증폭부의 입력노드와 제4 공급 전압원 사이에 형성되고, 게이트가 상기 제3 NMOS 트랜지스터의 출력과 연결되는 PMOS 트랜지스터;를 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
6 |
6
제 5 항에 있어서,상기 제2 피드백 증폭부의 제3 NMOS 트랜지스터, 제3 저항 및 PMOS 트랜지스터의 결합은 증폭이득 A1을 갖는 양의 증폭기와 등가인 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
7 |
7
제 1 항에 있어서,상기 제1 피드백 증폭부와 상기 제2 피드백 증폭부의 결합은 증폭이득 A2를 갖는 음의 증폭기와 등가인 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
8 |
8
제 2 항에 있어서, 상기 전류원 제공 트랜지스터는,입력전류의 크기에 관계없이 상기 증폭부에 일정한 전류를 제공할 수 있도록 DC 전압이 인가되고 장 채널인 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
9 |
9
제 1 항에 있어서, 상기 트랜스임피던스 전치 증폭기는,광신호를 검출하여 이를 전류신호로 변환한 후 상기 증폭부에 입력전류를 제공하는 광 검출기를 더 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
10 |
10
입력전류를 증폭하여 출력전압을 발생하는 증폭부와, 상기 증폭부의 입력노드와 연결되고 입력전류를 증폭하여 상기 증폭부에 음의 피드백을 수행하는 제1 피드백 증폭부를 포함하는 레귤레이티드 캐스코드 회로; 및상기 제1 피드백 증폭부의 NMOS 트랜지스터에 의해 증가한 커패시턴스 값을 감소시키기 위하여 상기 증폭부의 입력노드와 상기 제1 피드백 증폭부의 입력노드 사이에 직렬로 연결되는 인덕터;를 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
11 |
11
제 10 항에 있어서, 상기 레귤레이티드 캐스코드 회로의 증폭부는,제1 접지 전압원과 입력노드 사이에 연결되고, 게이트에 DC 전압이 인가되는 전류원 제공 트랜지스터;상기 입력노드와 제1 저항 사이에 연결되고, 게이트가 상기 제1 피드백 증폭부의 출력과 연결되는 제1 NMOS 트랜지스터; 및상기 제1 NMOS 트랜지스터와 제1 공급 전압원 사이에 연결되는 제1 저항;을 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
12 |
12
제 11 항에 있어서, 상기 제1 피드백 증폭부는,상기 증폭부의 제1 NMOS 트랜지스터와 제2 저항 사이에 형성되는 노드 및 제2 접지 전압원 사이에 형성되고, 게이트가 상기 증폭부의 입력노드와 연결되는 제2 NMOS 트랜지스터; 및상기 증폭부의 제1 NMOS 트랜지스터와 상기 제2 NMOS 트랜지스터 사이에 형성되는 노드 및 제2 공급 전압원 사이에 형성되는 제2 저항;을 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
13 |
13
제 11 항에 있어서, 상기 전류원 제공 트랜지스터는,입력전류의 크기에 관계없이 상기 증폭부에 일정한 전류를 제공할 수 있도록 DC 전압이 인가되고 장 채널인 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
14 |
14
제 10 항에 있어서, 상기 트랜스임피던스 전치 증폭기는광신호를 검출하여 이를 전류신호로 변환한 후 상기 증폭부에 입력전류를 제공하는 광 검출기;를 더 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
15 |
15
입력전류를 증폭하여 출력전압을 발생하는 증폭부와, 상기 증폭부의 입력노드와 연결되고 입력전류를 증폭하여 상기 증폭부에 음의 피드백을 수행하는 제1 피드백 증폭부를 포함하는 레귤레이티드 캐스코드 회로;상기 레귤레이티드 캐스코드 회로의 입력저항을 감소시키기 위하여 상기 제1 피드백 증폭부의 출력을 입력받아 증폭하고 다시 상기 레귤레이티드 캐스코드 회로의 입력노드에 양의 피드백을 수행하는 제2 피드백 증폭부; 및상기 레귤레이티드 캐스코드 회로의 입력저항을 감소시키기 위하여 상기 증폭부의 입력노드와 상기 제1 피드백 증폭부의 입력노드 사이에 직렬로 연결되는 인덕터;를 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
16 |
16
제 15 항에 있어서, 상기 레귤레이티드 캐스코드 회로의 증폭부는,제1 접지 전압원과 입력노드 사이에 연결되고, 게이트에 DC 전압이 인가되는 전류원 제공 트랜지스터;상기 입력노드와 제1 저항 사이에 연결되고, 게이트가 상기 제1 피드백 증폭부의 출력과 연결되는 제1 NMOS 트랜지스터; 및상기 제1 NMOS 트랜지스터와 제1 공급 전압원 사이에 연결되는 제1 저항;을 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
17 |
17
제 16 항에 있어서, 상기 제1 피드백 증폭부는,상기 증폭부의 제1 NMOS 트랜지스터와 제2 저항 사이에 형성되는 노드 및 제2 접지 전압원 사이에 형성되고, 게이트가 상기 증폭부의 입력노드와 연결되는 제2 NMOS 트랜지스터; 및상기 증폭부의 제1 NMOS 트랜지스터와 상기 제2 NMOS 트랜지스터 사이에 형성되는 노드 및 제2 공급 전압원 사이에 형성되는 제2 저항;을 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|
18 |
18
제 15 항에 있어서, 상기 제2 피드백 증폭부는,PMOS 트랜지스터와 제3 저항 사이에 형성되는 노드 및 제3 접지 전압원 사이에 형성되고, 게이트가 상기 제1 피드백 증폭부의 출력과 연결되는 제3 NMOS 트랜지스터;상기 제3 NMOS 트랜지스터와 상기 PMOS 트랜지스터 사이에 형성되는 노드 및 제3 공급 전압원 사이에 형성되는 제3 저항; 및상기 증폭부의 입력노드와 제4 공급 전압원 사이에 형성되고, 게이트가 상기 제3 NMOS 트랜지스터의 출력과 연결되는 PMOS 트랜지스터;를 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기
|