초타원곡선(Hyperelliptic curve) 암호화 프로세싱 장치에 있어서,

PCI(Peripheral Component Interconnect) 인터페이스 블록과 DMA(Direct Memory Access) 및 데이터 입/출력을 제어하는 입/출력 제어 블록과;

상기 PCI 인터페이스 블록을 통해 제공되는 외부 명령어 및 입력 데이터를 저장하는 입력 메모리 블록과;

초타원곡선 암호화 연산 결과값 및 중간값을 저장하는 출력 메모리 블록과;

상기 입력 메모리 블록 및 상기 출력 메모리 블록의 입/출력 데이터 경로를 제어하는 MUX와;

상기 MUX를 통해 제공되는 외부 명령어 및 입력 데이터에 따라 지너스(genus) 값이 1인 타원곡선 암호화 알고리즘과 상기 지너스 값이 2인 초타원곡선 암호화 알고리즘을 수행하는 암호 코어 블록과;

상기 입력 메모리 블록으로부터 입력된 명령에 따라, 상기 암호 코어 블록을 제어하는 제어 수단을 구비하는 초타원곡선 암호화 프로세싱 장치

제 1 항에 있어서,

상기 암호 코어 블록은,

곱셈, 제곱승, 덧셈 및 뺄셈 연산을 수행하는 체(field) 및 링(ring) 연산부와;

제 2 항에 있어서,

상기 체 연산부는,

덧셈 및 뺄셈 연산 블록과;

곱셈 및 축약 연산 블록과;

역원 및 최대공약수 연산 블록과;

제곱승 및 축약 연산 블록으로 이루어지며,

상기 링 연산부는, 나눗셈 연산 블록으로 각각 이루어지는 것을 특징으로 하는 초타원곡선 암호화 프로세싱 장치

제 3 항에 있어서,

상기 덧셈 및 뺄셈 연산 블록, 상기 곱셈 및 축약 연산 블록, 상기 역원 및 최대공약수 연산 블록, 상기 제곱승 및 축약 연산 블록, 상기 나눗셈 연산 블록은 각기 공유되되, 상기 체 연산부의 입력 데이터 형식은 비트 스트림(bit stream)이며, 상기 링 연산부의 입력 데이터 형식은 체 요소(field element)인 것을 특징으로 하는 초타원곡선 암호화 프로세싱 장치

제 2 항에 있어서,

상기 암호 코어 블록은,

확장된 유클리디안 알고리즘(EEA)을 사용하여 상기 체 연산부에서의 역수 계산과 상기 링 연산부에서의 최대공약수 계산을 모두 수행하되, 상기 유클리디안 알고리즘의 입력 레지스터의 특정 입력 버퍼를 1로 설정하는 것을 특징으로 하는 초타원곡선 암호화 프로세싱 장치

제 3 항 또는 제 5 항에 있어서,

상기 유클리디안 알고리즘에서의 역수 및 최대공약수 연산과, 상기 곱셈 및 축약 연산 블록, 상기 제곱승 및 축약 블록에서의 연산은 연산식 (A + B) << C 및 A+(B << C)에 의해 수행되며, 상기 연산식은 XOR 블록, 배럴 시프터(barrel shifter) 블록, 시프터 제어기, 데이터 경로 제어용 MUX에 의해 구현되는 것을 특징으로 하는 초타원곡선 암호화 프로세싱 장치

제 6 항에 있어서,

상기 유클리디안 알고리즘에서의 역수 및 최대공약수 연산과, 상기 곱셈 및 축약 연산 블록, 상기 제곱승 및 축약 연산 블록에서의 연산은 비교 및 특정 기능 연산을 병렬로 처리하는 것을 특징으로 하는 초타원곡선 암호화 프로세싱 장치

제 3 항 또는 제 5 항에 있어서,

상기 초타원곡선 암호화 프로세싱 장치는,

상기 역수 계산과 최대공약수 계산을 수행하는 유클리디안 알고리즘 블록과 상기 링 연산부에서의 나눗셈 연산 블록에 파이프라인 레지스터를 더 구비하는 것을 특징으로 하는 초타원곡선 암호화 프로세싱 장치

제 8 항에 있어서,

상기 유클리디안 알고리즘 블록과 나눗셈 연산 블록은 상기 초타원곡선 암호화 프로세싱 장치의 스칼라 곱셈에 필요한 자코비안 덧셈(addition)과 더블링(doubling)의 병렬 처리가 가능한 것을 특징으로 하는 초타원곡선 암호화 프로세싱 장치