| 1 |
1
메인 클럭 신호를 입력 받아 디지털 데이터를 순차적으로 저장하기 위한 인에이블 신호를 만들어 내는 시프터 레지스터회로; 상기 인에이블신호를 이용하여 상기 데이터를 순차적으로 저장하고, 상기 저장된 디지털 데이터를 하나의 라인 당 병렬로 출력하는 라인 래치회로; 상기 라인 래치회로로부터 출력된 디지털 신호를 아날로그 신호로 변환하고 이 변환과정에서 동시에 램프 신호를 생성하는 디지털-아날로그 변환/램프 회로; 및 상기 변환된 아날로그 데이터를 입력하는 출력버퍼회로를 포함하여 구성되는 것을 특징으로 하는 능동 구동형 EL의 소스 구동회로
|
| 2 |
2
제 1 항에 있어서, 상기 디지털-아날로그 변환/램프 회로는, 디지털 데이터를 아날로그 데이터로 변환하는 디지털-아날로그 변환기와 이 변환기의 각 노드 출력을 제어할 수 있는 램프 스위치부를 추가하여 구성하는 것을 특징으로 하는 능동 구동형 EL의 소스 구동회로
|
| 3 |
3
제 2 항에 있어서, 상기 디지털-아날로그 변환/램프 회로에서 디지털-아날로그 변환은 ,Binary-Weighted Resistor DAC, R-2R-Based DAC, Switch-Capacitor DAC 또는 Current-Mode DAC를 이용하는 것을 특징으로 하는 능동 구동형 EL의 소스 구동회로
|
| 4 |
4
제 1 항에 있어서, 상기 디지털-아날로그 변환/램프 회로는, 소정의 전압차를 갖는 전원단자 사이에 다수의 노드를 갖는 저항-열; 상기 저항-열의 각 노드에 DAC 스위치들이 연결된 DAC 스위치부; 디지털 데이터를 입력받아 상기 각 스위치를 제어하는 신호를 생성하는 디지털 디코더; 및 상기 저항-열의 각 노드에 램프스위치들이 연결된 램프스위치부를 포함하는 것을 특징으로 하는 능동 구동형 EL의 소스 구동회로
|
| 5 |
5
제 4 항에 있어서, 상기 DAC 스위치들은 상기 디지털 디코더의 출력을 게이트, 상기 저항-열의 각 노드를 소스가 연결되고, 각 드레인들은 서로 연결되어 아날로그 신호를 출력하는 NMOS것을 특징으로 하는 능동 구동형 EL의 소스 구동회로
|
| 6 |
6
제 4 항에 있어서, 상기 램프스위치들은 램프스위치 제어신호를 게이트, 상기 저항-열의 각 노드를 소스가 연결되고, 각 드레인들은 서로 연결되어 램프신호를 출력하는 MOS인것을 특징으로 하는 능동 구동형 EL의 소스 구동회로
|
| 7 |
7
메인 클럭 신호를 입력 받아 디지털 데이터를 순차적으로 저장하기 위한 인에이블 신호를 생성하는 단계; 상기 인에이블신호를 이용하여 상기 디지털 데이터를 순차적으로 저장하고, 상기 저장된 디지털 데이터를 하나의 라인당 한꺼번에 병렬로 출력하는 단계; 상기 출력된 디지털 신호를 아날로그 신호로 변환하는 과정을 이용하여 이와 동시에 램프 신호를 생성하는 단계; 및 상기 변환된 아날로그 데이터와 상기 램프신호를 출력하는 단계를 포함하는 것을 특징으로 하는 능동 구동형 EL의 소스 구동방법
|
| 8 |
8
제 7 항에 있어서, 상기 디지털 신호를 아날로그 신호로 변환하는 단계는 Binary-Weighted Resistor DAC, R-2R-Based DAC, Switch-Capacitor DAC 또는 Current-Mode DAC를 이용하여 수행하는 것을 특징으로 하는 능동 구동형 EL의 소스 구동방법
|
| 9 |
8
제 7 항에 있어서, 상기 디지털 신호를 아날로그 신호로 변환하는 단계는 Binary-Weighted Resistor DAC, R-2R-Based DAC, Switch-Capacitor DAC 또는 Current-Mode DAC를 이용하여 수행하는 것을 특징으로 하는 능동 구동형 EL의 소스 구동방법
|
