1 |
1
기판 상에 소스 전극 및 드레인 전극을 형성하는 단계;
상기 기판 상에 몰드 산화막을 형성하는 단계;
상기 소스 전극 및 드레인 전극 사이의 상기 몰드 산화막의 상부에 함몰부를 형성하는 단계;
상기 함몰부 내부의 상기 몰드 산화막을 제거하여 기판을 노출시키는 트렌치를 형성하는 단계;
상기 트렌치에 의해 노출되는 상기 기판을 소정 깊이로 제거하여 리세스를 형성하는 단계; 및
상기 리세스에서 상기 함몰부까지 연결되는 Y 모양의 게이트 전극을 형성하는 단계를 포함하는 트랜지스터의 제조방법
|
2 |
2
제 1 항에 있어서,
상기 함몰부는 상기 소스 전극 및 상기 드레인 전극사이의 상기 몰드 산화막을 노출시키는 제 1 포토레지스트 패턴을 형성하고, 상기 제 1 포토레지스트 패턴에 의해 노출되는 몰드 산화막을 언더컷하여 형성되는 것을 특징으로 하는 트랜지스터의 제조방법
|
3 |
3
제 2 항에 있어서,
상기 함몰부는 습식식각방법으로 상기 몰드 산화막이 등방성 식각되어 형성되는 것을 특징으로 하는 트랜지스터의 제조방법
|
4 |
4
제 3 항에 있어서,
상기 몰드 산화막은 불화 암모늄(NH4F)과 불산(HF)이 혼합된 BOE(Buffered Oxide Echant)에 의해 식각되는 것을 특징으로 하는 트랜지스터의 제조방법
|
5 |
5
제 1 항에 있어서,
상기 기판과 상기 몰드 산화막사이에 식각 정지층을 형성하는 단계를 더 포함하는 트랜지스터의 제조방법
|
6 |
6
제 5 항에 있어서,
상기 트렌치는 상기 함몰부보다 작은 직경으로 상기 몰드 산화막을 노출시키는 제 2 포토레지스트 패턴을 식각 마스크로 사용한 상기 몰드 산화막 및 상기 식각 정지층의 식각공정에 의해 형성되는 것을 특징으로 하는 트랜지스터의 제조방법
|
7 |
7
제 1 항에 있어서,
상기 리세스는 상기 트렌치보다 직경이 크고 상기 함몰부보다 작은 개구부를 갖고 상기 몰드 산화막 및 상기 트렌치를 노출시키는 제 3 포토레지스트 패턴을 식각 마스크로 사용한 식각공정으로 형성되는 것을 특징으로 하는 트랜지스터의 제조방법
|
8 |
8
제 7 항에 있어서,
상기 제 3 포토레지스트 패턴은 형상반전용 포토레지스트를 포함하는 트랜지스터의 제조방법
|
9 |
9
제 7 항에 있어서,
상기 리세스를 형성한 후 상기 제 3 포토레지스트 패턴을 하드 베이크하는 단계를 더 포함하는 트랜지스터의 제조방법
|
10 |
10
제 7 항에 있어서,
상기 게이트 전극은 상기 제 3 포토레지스트 패턴의 상기 개구부를 통해 상기 리세스, 상기 트렌치, 및 상기 함몰부 내에 도전성 금속 층을 형성하는 것을 포함하는 트랜지스터의 제조방법
|