맞춤기술찾기

이전대상기술

트랜지스터의 제조방법

  • 기술번호 : KST2015098448
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 트랜지스터의 제조 방법을 개시한다. 이 방법은 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 기판 상에 몰드 산화막을 형성하는 단계와, 상기 소스 전극 및 드레인 전극 사이의 상기 몰드 산화막의 상부에 함몰부를 형성하는 단계와, 상기 함몰부 내부의 상기 몰드 산화막을 제거하여 기판을 노출시키는 트렌치를 형성하는 단계와, 상기 트렌치에 의해 노출되는 상기 기판을 소정 깊이로 제거하여 리세스를 형성하는 단계와, 상기 리세스에서 상기 함몰부까지 연결되는 Y 모양의 게이트 전극을 형성하는 단계를 포함한다. 게이트(gate), 트렌치(trench), 리세스(recess), 함몰(dispress), 몰드(mold), 전극
Int. CL H01L 21/336 (2006.01)
CPC H01L 21/28114(2013.01) H01L 21/28114(2013.01) H01L 21/28114(2013.01) H01L 21/28114(2013.01) H01L 21/28114(2013.01)
출원번호/일자 1020090109325 (2009.11.12)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2011-0052336 (2011.05.18) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 취하
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 임종원 대한민국 대전광역시 유성구
2 안호균 대한민국 대전광역시 유성구
3 강동민 대한민국 대전광역시 유성구
4 장우진 대한민국 대전광역시 서구
5 지홍구 대한민국 대전광역시 유성구
6 윤형섭 대한민국 대전광역시 유성구
7 김해천 대한민국 대전광역시 유성구
8 남은수 대한민국 대전광역시 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 오세준 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려)
2 권혁수 대한민국 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소)
3 송윤호 대한민국 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.11.12 수리 (Accepted) 1-1-2009-0696401-09
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 소스 전극 및 드레인 전극을 형성하는 단계; 상기 기판 상에 몰드 산화막을 형성하는 단계; 상기 소스 전극 및 드레인 전극 사이의 상기 몰드 산화막의 상부에 함몰부를 형성하는 단계; 상기 함몰부 내부의 상기 몰드 산화막을 제거하여 기판을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치에 의해 노출되는 상기 기판을 소정 깊이로 제거하여 리세스를 형성하는 단계; 및 상기 리세스에서 상기 함몰부까지 연결되는 Y 모양의 게이트 전극을 형성하는 단계를 포함하는 트랜지스터의 제조방법
2 2
제 1 항에 있어서, 상기 함몰부는 상기 소스 전극 및 상기 드레인 전극사이의 상기 몰드 산화막을 노출시키는 제 1 포토레지스트 패턴을 형성하고, 상기 제 1 포토레지스트 패턴에 의해 노출되는 몰드 산화막을 언더컷하여 형성되는 것을 특징으로 하는 트랜지스터의 제조방법
3 3
제 2 항에 있어서, 상기 함몰부는 습식식각방법으로 상기 몰드 산화막이 등방성 식각되어 형성되는 것을 특징으로 하는 트랜지스터의 제조방법
4 4
제 3 항에 있어서, 상기 몰드 산화막은 불화 암모늄(NH4F)과 불산(HF)이 혼합된 BOE(Buffered Oxide Echant)에 의해 식각되는 것을 특징으로 하는 트랜지스터의 제조방법
5 5
제 1 항에 있어서, 상기 기판과 상기 몰드 산화막사이에 식각 정지층을 형성하는 단계를 더 포함하는 트랜지스터의 제조방법
6 6
제 5 항에 있어서, 상기 트렌치는 상기 함몰부보다 작은 직경으로 상기 몰드 산화막을 노출시키는 제 2 포토레지스트 패턴을 식각 마스크로 사용한 상기 몰드 산화막 및 상기 식각 정지층의 식각공정에 의해 형성되는 것을 특징으로 하는 트랜지스터의 제조방법
7 7
제 1 항에 있어서, 상기 리세스는 상기 트렌치보다 직경이 크고 상기 함몰부보다 작은 개구부를 갖고 상기 몰드 산화막 및 상기 트렌치를 노출시키는 제 3 포토레지스트 패턴을 식각 마스크로 사용한 식각공정으로 형성되는 것을 특징으로 하는 트랜지스터의 제조방법
8 8
제 7 항에 있어서, 상기 제 3 포토레지스트 패턴은 형상반전용 포토레지스트를 포함하는 트랜지스터의 제조방법
9 9
제 7 항에 있어서, 상기 리세스를 형성한 후 상기 제 3 포토레지스트 패턴을 하드 베이크하는 단계를 더 포함하는 트랜지스터의 제조방법
10 10
제 7 항에 있어서, 상기 게이트 전극은 상기 제 3 포토레지스트 패턴의 상기 개구부를 통해 상기 리세스, 상기 트렌치, 및 상기 함몰부 내에 도전성 금속 층을 형성하는 것을 포함하는 트랜지스터의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.