맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

초고주파용 씨엠오에스 저잡음 증폭기 회로

  • 기술번호 : KST2015098629
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 공통 소스 구조와 CMOS 인버터 구조를 갖는 초고주파용 CMOS 저잡음 증폭기 회로에 관한 것이다. 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진다.
Int. CL H03F 3/45 (2006.01)
CPC H03F 3/193(2013.01) H03F 3/193(2013.01)
출원번호/일자 1019970055644 (1997.10.28)
출원인 한국전자통신연구원
등록번호/일자 10-0238441-0000 (1999.10.13)
공개번호/일자 10-1999-0034146 (1999.05.15) 문서열기
공고번호/일자 (20000115) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1997.10.28)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박민 대한민국 대전광역시 유성구
2 유현규 대한민국 대전광역시 유성구
3 김천수 대한민국 대전광역시 유성구
4 김충환 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
2 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 출원심사청구서
Request for Examination		 1997.10.28 수리 (Accepted) 1-1-1997-0176232-98
2 대리인선임신고서
Notification of assignment of agent		 1997.10.28 수리 (Accepted) 1-1-1997-0176231-42
3 특허출원서
Patent Application		 1997.10.28 수리 (Accepted) 1-1-1997-0176230-07
4 등록사정서
Decision to grant		 1999.08.20 발송처리완료 (Completion of Transmission) 9-5-1999-0255588-27
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로

2 2

초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 제 2 바이어스 인가수단에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 2 바이어스 인가수단과 상기 제 3출력정합수단 사이에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로

3 3

초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스회로와, 일단이 상기 제 1바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 상기 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로와, 일단이 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 출력정합용 제 4인덕터에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로

4 4

초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 상기 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 3출력정합수단에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로

5 5

초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 첫째단의 출력정합용 제 1커패시터에 접속되고 타단이 상기 저항에 접속된 입력정합용 제 5인덕터와, 일단이 상기 저항과 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어지고,

첫째단과 둘째단 사이에는 첫째단의 출력정합용 제 1커패시터와 둘째단의 출력정합용 제 5인덕터로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로

6 6

초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 첫째단의 제 2출력정합수단에 접속되고 타단이 상기 제 2 바이어스 인가수단에 접속된 입력을 정합하기 위한 제 3입력정합수단과, 일단이 상기 제 2 바이어스 인가수단에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 바이어스 인가수단과 상기 제 3출력정합수단 사이에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어지고,

첫째단과 둘째단 사이에는 첫째단의 제 2출력정합수단과 둘째단의 제 3입력정합수단으로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로

7 7

초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스회로와, 일단이 상기 제 1바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로와, 일단이 상기 nMOSFET 소자의 소스와 상기 pMOSFET 소자의 드레인에 사이에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 첫째단의 출력정합용 제 1커패시터에 접속되고 타단이 상기 제 2바이어스회로와 상기 nMOSFET 소자의 게이트 사이에 접속된 입력정합용 제 5인덕터와, 일단이 상기 출력정합용 제 4인덕터에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어지고,

첫째단과 둘째단 사이에는 첫째단의 출력정합용 제 1커패시터와 둘째단의 입력정합용 제 5인덕터로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로

8 8

초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스 인가수단과, 일단이 상기 첫째단의 제 2출력정합수단에 접속되고 타단이 상기 제 2 바이어스 인가수단과 상기 nMOSFET 소자의 게이트 사이에 접속된 입력을 정합하기 위한 제 3입력정합수단과, 일단이 상기 nMOSFET 소자의 소스와 상기 pMOSFET 소자의 드레인에 사이에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 3출력정합수단에 접속되고 타단이 접지에 접속된 출력정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어지고,

첫째단과 둘째단 사이에는 첫째단의 제 2출력정합수단과 둘째단의 제 3입력정합수단으로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.