| 1 |
1
절연막(11)과, 그 위에 얇게 형성된 제1도전형의 실리콘층(12)을 갖는 SOI 기판을 사용하여 반도체 장치를 제조하는 방법에 있어서;열 산화에 의해 상기 제1도전형의 실리콘층(12)에 소자격리용 절연막(13)을 형성하고, 상기 실리콘층(12)의 표면 위에 2000Å 정도의 두께로 제1절연막(14)을 형성하는 공정과 ; 리소그라피에 의해 활성영역을 정의하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로서 사용하는 반응성 이온식각(RIE)에 의해 상기 절연막(14)을 식각하여 상기 실리콘층(12)을 노출시키는 공정과 ; 상기 실리콘층(12)의 노출된 표면과 상기 절연막(14)의 표면 위에 화학증착법에 의해 제2절연막을 형성하고, 반응성 이온 식각법으로 상기 제2절연막을 비등방적으로 식각함으로써, 측벽 절연막(15)을 형성함과 아울러 상기 실리콘층(12)을 노출시키는 공정과;상기 노출된 실리콘층(12)으로 제1도전형의 불순물 이온(17)을 고농도로 주입하여 한쌍의 제1도전층들(16)을 형성하는 공정과;선택적인 열산화에 의해 상기 제1도전층들(16) 위에만 선택적으로 제3절연막(18)을 형성하고, 리소그라피에 의해 베이스를 정의하여 감광막 패턴(19)을 형성한 후 상기 감광막 패턴(19)을 마스크로서 사용하는 식각에 의해 베이스가 형성될 영역에 위치한 측벽 절연막(15a)을 완전히 제거하여 상기 실리콘층(12)의 표면을 노출시키는 공정과 ; 상기 제1 및 제3절연막(14,18)을 마스크로서 사용하는 이온 주입에 의해 제2도전형의 불순물(110)을 상기 노출된 실리콘층(12)으로 주입하여 제2도전층(111)을 형성하는 공정과;화학증착법으로 표면이 노출된 상기 제2도전층(111) 주위에만 제2도전형의 불순물이 고농도로 도핑된 제3도전층(112)을 형성하는 공정과 ; 웨이퍼의 전 표면 위에 제4절연막(113)을 형성하고, 열처리를 수행하여 주입된 불순물을 활성화시키는 공정과 ; 리소그라피방법으로 접촉영역을 정의하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로서 사용하여 상기 제4 및 제3절연막(113,18)을 식각하여 상기 제1도전층들(16)의 표면을 노출시킨 후 상기 감광막 패턴을 제거하는 공정과 ; 웨이퍼의 표면 위에 타이타늄층을 형성하고, 열처리를 수행하여 상기 제1도전층들(16)위에 타이타늄 실리사이드층(114)을 형성한 후 상기 제4절연막(113) 위에 형성된 상기 타이타늄층을 제거하는 공정과 ; 웨이퍼의 표면 위에 금속층을 형성하고 감광막을 도포한 후, 리소그라피 방법으로 금속 전극 형상을 정의하여 감광막 패턴을 형성하고 상기 감광막 패턴을 마스크로서 사용하여 금속층을 식각하는 것에 의해 에미터, 베이스, 콜렉터의 금속전극(115)을 각각 형성한 후 열처리하는 공정을 포함하는 것을 특징으로 하는 완전 소자 격리구조를 갖는 측면 쌍극자 트렌지스터 장치의 제조방법
|
