1 |
1
도전층의 에미터층과 콜렉터 층들 사이에 배치되어 있는 전위 장벽층으로 구성되어 있는 터널링 고속 반도체 장치에 있어서, 상기 전위 장벽층을 수성하는 양자 우물층들의 넓이가 점차 감소하는 경우 양자 장벽층의 높이가 점차 증가하는 방법으로 양자 우물층과 장벽층들이 비대칭 적으로 교대로 조합 적용한 것을 특징으로 하는 공진 터널링 전자장치
|
2 |
2
제1항에 있어서, 전위변화 완충층이 도입된 구조로 이루어지는 것을 특징으로 하는 공진 터널링 전자장치
|
3 |
3
도전형의 에미터층과 콜렉터 층들 사이에 배치되어 있는 전위 장벽층으로 구성되어 있는 터널링 고속 반도체 장치에 있어서, 상기 전위 장벽층을 수성하는 양자 우물층들의 넓이가 점차 감소하는 경우 양자 장벽층의 높이가 점차 증가하는 방법으로 양자 우물층과 장벽층들이 비대칭 적으로 교대로 조합 적용되어 Stark shift에 의한 반도체 이질접한 구조의 양자 속박 준위들의 정렬(alignment)를 이용한 공진터널링의 증가 효과에 의한 픽전류 감소 방지 효과와 유효(effective barrier)높이의 증가 효과로 인한 밸리전류 감소로 인한 PVR의 증가가 유도되는 것을 특징으로 하는 공진 터널링 전자장치
|
4 |
4
제3항에 있어서, 전위변화 완충층이 도입된 구조로 이루어지는 것을 특징으로 하는 공진 터널링 전자장치
|
5 |
5
도전형의 에미터층과 콜렉터 층들 사이에 배치되어 있는 전위 장벽층으로 구성되어 있는 공진 터널링 고속 반도체 장치에 있어서, 전위 장벽층이 복수의 양자우물 층들과 양자 장벽 층들로 이루어진 구조에서, 전자의 양자 우물층들의 넓이와 양자 장벽층의 높이가 비대칭적 조합(aymmetric combination)구조로 이루어지고, 이로 인해 Stark shift에 의한 양자속박 준위들의 정렬을 통한 공진터널링을 이용하는 것을 특징으로 하는 공진 터널링 전자장치
|