F 카운터(90)와 중앙처리장치(CPU; 160)를 포함하여 측정하고자 하는 입력신호를 기준시간에 맞추어서 입력되는 펄스의 숫자를 계수하여 이를 디스플레이 하여 주는 주파수 계측기에 있어서,

주기를 갖고 연속 입력되는 측정 대상 입력신호(버스트 신호 또는 노이즈 신호)를 계수할 때 경로를 바꾸는 버스트 신호 계측 모드 설정용 스윗치(200)와;

전원 인가시 상기 CPU(160)로부터 인가되는 클리어 신호를 받아서 초기화되고, 상기 스윗치가 열려 있을 때 상기 F 카운터(90)로부터 출력된 정상적인 신호를 받아 CPU(160)에 제공하고, 상기 스윗치(200)가 닫혀 있을 때는 그 바꾸어진 경로에 따라 입력되는 측정 대상 입력신호의 1개 주기만 추출하여 상기 CPU(160)에 그 신호 상태를 제공하는 버스트 신호 검출 및 제어부(300)가 부가된 것을 특징으로 하는 주파수 계측기용 제어장치

제 1 항에 있어서,

상기 버스트 신호 검출 및 제어부(300)는 입력신호의 임의 번째 1개 주기만을 추출하는 것을 특징으로 하는 주파수 계측기용 제어장치

제 1 항에 있어서,

상기 버스트 신호 검출 및 제어부(300)는,

상기 입력되는 측정대상 신호를 하이 상태로 유지시켜 출력하는 제 1 신호 유지부(310)와;

상기 입력되는 측정 대상신호를 지연시켜서 상기 스윗치(200)의 동작신호에 따라 출력하는 제 1 신호 지연부(320)와;

전원 온(on)시와 상기 CPU(160)로부터 입력되는 클리어 신호에 따라 동작하여 상기 제 1 신호 지연부(320)의 출력신호가 상승에지로 입력될 때 상기 제 1 신호 유지부(310)의 출력 신호를 출력하여서 입력신호의 첫번째 주기를 감지하는 신호 감지부(350)와;

상기 입력되는 측정대상 신호를 하이 상태로 유지시켜 출력하는 제 2 신호 유지부(330)와;

상기 입력되는 측정 대상신호를 상기 제 1 신호 지연부(320)의 출력신호보다 지연시켜서 상기 스윗치(200)의 동작신호에 따라 출력하는 제 2 신호 지연부(340)와;

상기 클리어 신호와 상기 신호 감지부(350)의 출력이 반전된 신호를 받아 동작을 제어하는 신호를 출력하는 동작 제어부(360)와;

상기 동작 제어부(360)의 출력신호에 따라 동작하여 상기 제 2 신호 지연부(340)의 출력신호가 상승에지로 입력될 때 상기 제 2 신호 유지부(330)의 출력신호를 출력하여서 측정 대상 신호의 두번째 주기에서 로우(Low)를 유지시키는 제 3 신호 유지부(370)와; 및

상기 신호 감지부(350)에서 감지된 신호와 상기 제 3 신호 유지부(370)에서 출력된 신호를 받아 측정 대상 입력신호의 첫번째 1개의 주기만을 출력하는 신호 출력부(380)로 구성된 것을 특징으로 하는 주파수 계측기용 제어장치

제 3 항에 있어서,

상기 제 1 및 제 2 신호 유지부(310, 330) 각각은,

상기 측정 대상 입력신호의 위상을 반전시키는 인버터와;

그 반전된 신호와 상기 신호 감지부(350)로부터 반전되어 출력된 감지신호를 부논리곱하는 낸드 게이트(312)로 구성된 것을 특징으로 하는 주파수 계측기용 제어장치

제 3 항에 있어서,

상기 제 1 및 제 2 신호 지연부(320, 340) 각각은,

상기 측정 대상 입력신호를 지연시키기 위해 짝수로 증가 또는 감소시켜 사용하되 직렬로 연결되는 인버터들과;

상기 스윗치(200)로부터 스위칭된 신호와 상기 최종 인버터에서 출력된 신호를 논리곱하는 앤드 게이트로 구성된 것을 특징으로 하는 주파수 계측기용 제어장치

제 3 항에 있어서,

상기 신호 감지부(350) 및 상기 제 3 신호 유지부(370)는 각각 D-플립플롭으로 구성된 것을 특징으로 하는 주파수 계측기용 제어장치

제 3 항에 있어서,

상기 신호 출력부(380)는 앤드 게이트로 구성된 것을 특징으로 하는 주파수 계측기용 제어장치