맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법

  • 기술번호 : KST2015098884
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 데이터 양이 많은 영상 데이터를 처리하는 멀티미디어 프로세서에서는, 내부 프로세싱 모듈과 메모리간에 데이터 처리 속도가 전체 동작의 성능을 좌우한다. 따라서, 고속의 영상 데이터를 CPU를 통하지 않고, SDRAM과 같은 고속의 외부 메모리와 내부 입출력 프로세싱 모듈간에 실시간으로 전송할 필요가 있다. 또한 영상 데이터를 처리하는 내부 프로세싱 모듈에서 요구하는 데이터의 형태는 시퀀스 데이터 전송 및 블록 데이터 전송 등과 같이 다양한데, 이러한 다양한 형태의 데이터를 처리할 수 있어야 한다.본 발명은 실시간 고속의 영상 데이터 처리용 DMA 제어기 구조에 관한 것으로, 내부 프로세싱 모듈에서 요구하는 시퀀스 데이터 전송 및 블록 데이터 전송을 수행할 수 있을 뿐만 아니라, 임시 버퍼를 사용하지 않고 데이터 전송을 수행함으로써, DMA 처리 속도를 향상시키는 DMA 제어기를 제공할 수 있다.DMA 제어기, 멀티미디어 프로세서, 고속 영상데이터
Int. CL G06F 13/28 (2006.01)
CPC G06F 13/28(2013.01) G06F 13/28(2013.01) G06F 13/28(2013.01) G06F 13/28(2013.01)
출원번호/일자 1020000080917 (2000.12.22)
출원인 한국전자통신연구원
등록번호/일자 10-0367084-0000 (2002.12.20)
공개번호/일자 10-2002-0051545 (2002.06.29) 문서열기
공고번호/일자 (20030109) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2000.12.22)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 구본태 대한민국 대전광역시서구
2 차진종 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 전영일 대한민국 광주 북구 첨단과기로***번길**, ***호(오룡동)(특허법인세아 (광주분사무소))

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
2 엠텍비젼 주식회사 경기도 성남시 수정구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2000.12.22 수리 (Accepted) 1-1-2000-0277287-96
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
4 선행기술조사의뢰서
Request for Prior Art Search		 2002.08.12 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2002.09.10 수리 (Accepted) 9-1-2002-0018893-14
6 등록결정서
Decision to grant		 2002.09.27 발송처리완료 (Completion of Transmission) 9-5-2002-0353729-52
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

시스템 버스 중재기와 시스템 프로세서와 다수의 내부 프로세싱 모듈, 및 외부 메모리 제어기를 포함하는 멀티미디어 프로세서에서, 고속의 외부 메모리와 상기 내부 프로세싱 모듈간의 데이터 전송을 제어하는 DMA 제어기에 있어서,

상기 데이터를 송신(또는 수신)하는 외부 메모리의 어드레스를 발생하여 상기 외부 메모리가 동작하도록 하는 외부 메모리 어드레스 제어수단과,

상기 데이터를 수신(또는 송신)하는 내부 프로세싱 모듈의 어드레스를 발생하여 상기 내부 프로세싱 모듈이 동작하도록 하는 내부 프로세싱 모듈 어드레스 제어수단, 및

상기 외부 메모리 어드레스 제어수단과 내부 프로세싱 모듈 어드레스 제어수단을 동기시켜 동작시키는 어드레스 상태 제어수단을 포함하여,

상기 외부 메모리와 상기 내부 프로세싱 모듈이 동기되어 실시간으로 직접 데이터를 전송하는 것을 특징으로 하는 실시간 고속의 데이터 처리용 디엠에이 제어기

2 2

제 1 항에 있어서,

상기 내부 프로세싱 모듈 어드레스 제어수단은,

블록 데이터를 처리하는 내부 프로세싱 모듈의 어드레스를 생성하는 블록 어드레스 생성기와, 연속적인 데이터를 처리하는 내부 프로세싱 모듈의 어드레스를 생성하는 시퀀스 어드레스 생성기를 포함한 것을 특징으로 하는 실시간 고속의 데이터 처리용 DMA 제어기

3 3

제 1 항 또는 제 2 항에 있어서,

DMA 동작을 수행하기 전에, 상기 시스템 프로세서로부터 데이터 전송할 내부 프로세서 모듈의 시작 어드레스와 전송 길이와 전송 방향, 및 외부 메모리의 시작 어드레스와 전송 길이 등의 DMA 동작에 필요한 정보를 입력받아 저장하였다가 상기 어드레스 상태 제어부에 제공하는 DMA 레지스터부를 더 포함한 것을 특징으로 하는 실시간 고속의 데이터 처리용 DMA 제어기

4 4

제 3 항에 있어서,

상기 DMA 레지스터부는,

채널을 제어하는 채널 제어 레지스터(DMA_CCR)와,

채널 상태를 나타내는 채널 상태 레지스터(DMA_CSR),

블록 버스트 전송 및 시퀀스 전송에 따른 상기 외부 메모리에 알려줄 제어 레지스터(DMA_MCR),

상기 내부 프로세싱 모듈의 시작 어드레스 레지스터(DMA_DAR),

전송할 길이를 나타내는 레지스터(DMA_DLR),

상기 외부 메모리의 시작 행(ROW) 어드레스 레지스터(DMA_MRR),

상기 외부 메모리의 시작 열(COLUMN) 어드레스 레지스터(DMA_MCR),

상기 외부 메모리나 내부 프로세싱 모듈의 어드레스를 발생시키는 데 사용하는 블록의 사이즈를 알리는 블록 사이즈 레지스터(DMA_MBSR), 및

N×M 블록 버스트 전송이 아닌 연속 시퀀스 전송인 경우, x 축의 오프셋 어드레스 레지스터(DMA_MOR)를 포함한 것을 특징으로 하는 실시간 고속의 데이터 처리용 DMA 제어기

5 5

시스템 버스 중재기와 시스템 프로세서와 다수의 내부 프로세싱 모듈, 및 외부 메모리 제어기를 포함하는 멀티미디어 프로세서에서, 고속의 외부 메모리와 상기 내부 프로세싱 모듈간의 데이터 전송을 제어하는 DMA 제어기의 제어방법에 있어서,

상기 시스템 프로세서로부터 DMA 동작에 필요한 정보와 DMA 시작신호가 입력되면, 상기 시스템 버스 중재기에게 시스템 버스 사용 허가를 받는 제 1 단계와;

데이터를 송신(또는 수신)할 외부 메모리 어드레스와 데이터를 수신(또는 송신)할 내부 프로세싱 모듈 어드레스를 동기시켜 발생하여, 상기 어드레스의 외부 메모리와 내부 프로세싱 모듈이 직접 데이터를 송수신할 수 있도록 제어하는 제 2 단계; 및

상기 데이터의 송수신이 종료하면 상기 시스템 버스 중재기에게 시스템 버스 사용 취소를 하여 상기 시스템 프로세서가 시스템 버스를 제어하도록 하는 제 3 단계를 포함한 것을 특징으로 하는 실시간 고속의 데이터 처리용 DMA 제어방법

6 6

제 5 항에 있어서,

상기 제 2 단계의 내부 프로세싱 모듈 어드레스는,

블록 데이터를 처리하는 내부 프로세싱 모듈의 어드레스와, 연속적인 데이터를 처리하는 내부 프로세싱 모듈의 어드레스 중 하나인 것을 특징으로 하는 실시간 고속의 데이터 처리용 DMA 제어방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.