맞춤기술찾기

이전대상기술

나노크기의 반도체소자의 전극제조방법

  • 기술번호 : KST2015098915
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 나노크기의 반도체소자의 전극제조방법에 의하면, 실리콘기판, 매몰절연막 및 실리콘막이 순차적으로 적층된 구조물을 마련하고, 이어서 실리콘막을 패터닝하여 매몰절연막의 일부 표면만을 덮는 실리콘막패턴을 형성한다. 다음에 실리콘막패턴 및 매몰절연막의 노출표면 위에 절연막을 형성하고, 그 절연막 위에 실리콘막패턴과 교차하는 바 형태의 마스크막패턴을 형성한다. 다음에 그 마스크막패턴을 식각마스크로 한 식각공정으로 절연막의 일부를 제거하여 실리콘막패턴의 일부표면을 노출시키는 절연막패턴을 형성한다. 다음에 마스크막패턴을 제거하고 전면에 금속막을 형성한다. 다음에 금속막과 실리콘막패턴이 접하는 부분에 금속실리사이드막을 형성하고,나머지 부분에 남아있는 금속막을 제거한다. 그리고 절연막패턴 및 실리콘막패턴을 순차적으로 제거하여 금속실리사이드막을 상호 이격되도록 하여 각각 제1 전극 및 제2 전극으로 사용한다.
Int. CL B82Y 40/00 (2011.01) H01L 21/336 (2011.01)
CPC H01L 29/66439(2013.01) H01L 29/66439(2013.01)
출원번호/일자 1020030075228 (2003.10.27)
출원인 한국전자통신연구원
등록번호/일자 10-0503427-0000 (2005.07.15)
공개번호/일자 10-2005-0040165 (2005.05.03) 문서열기
공고번호/일자 (20050722) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2003.10.27)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신재헌 대한민국 대전광역시서구
2 장문규 대한민국 대전광역시서구
3 김약연 대한민국 대전광역시중구
4 이성재 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 리앤목특허법인 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)
2 이해영 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)(리앤목특허법인)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2003.10.27 수리 (Accepted) 1-1-2003-0402226-25
2 선행기술조사의뢰서
Request for Prior Art Search
2005.05.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2005.06.16 수리 (Accepted) 9-1-2005-0035764-91
4 등록결정서
Decision to grant
2005.06.22 발송처리완료 (Completion of Transmission) 9-5-2005-0288831-12
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
실리콘기판, 매몰절연막 및 실리콘막이 순차적으로 적층된 구조물을 마련하는 단계; 상기 실리콘막을 패터닝하여 상기 매몰절연막의 일부 표면만을 덮는 실리콘막패턴을 형성하는 단계; 상기 실리콘막패턴 및 매몰절연막의 노출표면 위에 절연막을 형성하는 단계; 상기 절연막 위에 상기 실리콘막패턴과 교차하는 바 형태의 마스크막패턴을 형성하는 단계; 상기 마스크막패턴을 식각마스크로 한 식각공정으로 상기 절연막의 일부를 제거하여 상기 실리콘막패턴의 일부표면을 노출시키는 절연막패턴을 형성하는 단계; 상기 마스크막패턴을 제거하고 전면에 금속막을 형성하는 단계; 상기 금속막과 실리콘막패턴이 접하는 부분에 금속실리사이드막을 형성하고,나머지 부분에 남아있는 금속막을 제거하는 단계; 및 상기 절연막패턴 및 실리콘막패턴을 순차적으로 제거하여 상기 금속실리사이드막을 상호 이격되도록 하여 각각 제1 전극 및 제2 전극으로 사용하는 단계를 포함하는 것을 특징으로 하는 나노크기의 반도체소자의 전극제조방법
2 2
제1항에 있어서, 상기 실리콘막패턴을 형성하는 단계는, 상기 실리콘막 위에 형성하고자 하는 전극형상의 마스크막패턴을 형성하는 단계; 상기 마스크막패턴을 식각마스크로 한 식각공정으로 상기 실리콘막의 노출부분을 제거하여 상기 매몰절연막의 일부 표면을 노출시키는 실리콘막패턴을 형성하는 단계; 및 상기 실리콘막패턴을 덮는 마스크막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 나노크기의 반도체소자의 전극제조방법
3 3
제1항에 있어서, 상기 마스크막패턴은 포토리소그라피법 또는 전자빔리소그라피법을 사용하여 형성하는 것을 특징으로 하는 나노크기의 반도체소자의 전극제조방법
4 4
제1항에 있어서, 상기 금속실리사이드막을 형성하는 단계는 급속열처리를 이용하여 수행하는 것을 특징으로 하는 나노크기의 반도체소자의 전극제조방법
5 5
제4항에 있어서, 상기 금속실리사이드막 형성을 위한 급속열처리는, 상기 금속실리사이드막이 상기 절연막패턴의 하부에서 남는 실리콘막패턴에 의해 이격되되, 상기 금속실리사이드막의 간격이 상기 절연막패턴의 폭보다 작아지도록 상기 금속막이 상기 절연막패턴의 하부의 실리콘막패턴과 반응되도록 수행하는 것을 특징으로 하는 나노크기의 반도체소자의 전극제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.