맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

２Ｎ-포인트 및 Ｎ-포인트 ＦＦＴ/ＩＦＦＴ 듀얼모드 장치

  • 기술번호 : KST2015098943
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 ２N-포인트 및 N-포인트 FFT/IFFT 듀얼모드 장치에 관한 것으로, 특히 제어부(210)로부터 제어신호 '0'을 입력받으면 2N개의 데이터를 입력받아 버터플라이 연산을 수행하는 버터플라이 연산부(220); 제어부(210)로부터 제어신호 '0'을 입력받으면 버터플라이 연산부(220)의 결과값을 각각 입력받아 N개씩 나누어 출력하는 한편, 제어부(210)로부터 제어신호 '1'을 입력받으면 서로 다른 N개의 데이터를 각각 출력하는 제 1, 2 먹스(MUX)(230, 240); 및 상기 제어부(210)의 제어하에 상기 제 1, 2 먹스(MUX)(230, 240)의 출력값을 N-포인트 FFT 연산 처리하여 각각 출력하는 제 1, 2 N-포인트 FFT 프로세서(250, 260)로 구성된 것을 특징으로 하며, 이러한 본 발명은 수신기에서 N-포인트 FFT 연산을 동시에 두 번 수행할 수 있도록 해주어 수신기의 성능을 향상시켜 준다는 뛰어난 효과가 있다. OFDM, ２N-포인트 FFT/IFFT, N-포인트 FFT/IFFT,
Int. CL G06F 17/14 (2006.01)
CPC
출원번호/일자 1020040088768 (2004.11.03)
출원인 한국전자통신연구원
등록번호/일자 10-0597439-0000 (2006.06.29)
공개번호/일자 10-2006-0039602 (2006.05.09) 문서열기
공고번호/일자 (20060706) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 등록원부생성(갱신)
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.11.03)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조상인 대한민국 대전시 유성구
2 최상성 대한민국 대전시 유성구
3 박광로 대한민국 대전광역시 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권태복 대한민국 서울시 강남구 테헤란로*길 **, *층 (역삼동, 청원빌딩)(아리특허법률사무소)
2 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2004.11.03 수리 (Accepted) 1-1-2004-0508634-37
2 선행기술조사의뢰서(내부)
Request for Prior Art Search (Inside)		 2006.04.24 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2006.06.23 발송처리완료 (Completion of Transmission) 9-6-2006-0038974-93
4 등록결정서
Decision to grant		 2006.06.26 발송처리완료 (Completion of Transmission) 9-5-2006-0361863-43
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
2N-포인트 FFT 연산인 경우 이에 상응하는 제어신호를 출력하는 한편, N-포인트 FFT 연산인 경우 이에 상응하는 제어신호를 출력하는 제어부; 상기 제어부로부터 2N-포인트 FFT 연산 제어신호를 입력받으면 2N개의 데이터(x[N-1]……x[0], x[2N-1]……x[n])를 입력받아 버터플라이 연산을 수행하는 버터플라이 연산부; 상기 제어부로부터 2N-포인트 FFT 연산 제어신호를 입력받으면 상기 버터플라이 연산부의 결과값을 각각 입력받아 N개씩 나누어 출력하는 한편, 상기 제어부로부터 N-포인트 FFT 연산 제어신호를 입력받으면 서로 다른 N개의 데이터(x[N-1]……x[0], x[N-1]'……x[0]')를 각각 입력받아 출력하는 제 1, 2 먹스(MUX); 상기 제어부로부터 2N-포인트 FFT 연산 제어신호를 입력받으면 상기 제 1 먹스(MUX)의 출력값을 N-포인트 FFT 연산 처리하여 2N-포인트 FFT의 짝수번째 결과값을 출력하는 한편, 상기 제어부로부터 N-포인트 FFT 연산 제어신호를 입력받으면 상기 제 1 먹스(MUX)의 출력값을 N-포인트 FFT 연산 처리하여 출력하는 제 1 N-포인트 FFT 프로세서; 및 상기 제어부로부터 2N-포인트 FFT 연산 제어신호를 입력받으면 상기 제 2 먹스(MUX)의 출력값을 N-포인트 FFT 연산 처리하여 2N-포인트 FFT의 홀수번째 결과값을 출력하는 한편, 상기 제어부로부터 N-포인트 FFT 연산 제어신호를 입력받으면 상기 제 2 먹스(MUX)의 출력값을 N-포인트 FFT 연산 처리하여 출력하는 제 2 N-포인트 FFT 프로세서로 구성된 것을 특징으로 하는 ２N-포인트 및 N-포인트 FFT/IFFT 듀얼모드 장치
2 2
N개의 데이터(x[N-1]……x[0])를 입력받아 N-포인트 FFT 연산 처리한 후 출력하는 제 1 N-포인트 FFT 프로세서; 2N-포인트 FFT 연산인 경우 이에 상응하는 제어신호를 출력하는 한편, N-포인트 FFT 연산인 경우 이에 상응하는 제어신호를 출력하는 제어부; 상기 제어부로부터 2N-포인트 FFT 연산 제어신호를 입력받으면 N개의 데이터(x[N-1]……x[0])를 입력받아 트위들 곱셈 연산을 수행하는 트위들 함수 곱셈기; 상기 제어부로부터 2N-포인트 FFT 연산 제어신호를 입력받으면 상기 트위들 함수 곱셈기의 결과값을 통과시키는 한편, 상기 제어부로부터 N-포인트 FFT 연산 제어신호를 입력받으면 다른 N개의 데이터(x[N-1]'……x[0]')를 통과시키는 먹스(MUX); 및 상기 제어부로부터 2N-포인트 FFT 연산 제어신호를 입력받으면 상기 먹스(MUX)의 출력값을 N-포인트 FFT 연산 처리하여 2N-포인트 FFT의 홀수번째 결과값을 출력하는 한편, 상기 제어부로부터 N-포인트 FFT 연산 제어신호를 입력받으면 상기 먹스(MUX)의 출력값(x[N-1]'……x[0]')을 N-포인트 FFT 연산 처리하여 출력하는 제 2 N-포인트 FFT 프로세서로 구성된 것을 특징으로 하는 ２N-포인트 및 N-포인트 FFT/IFFT 듀얼모드 장치
3 2
N개의 데이터(x[N-1]……x[0])를 입력받아 N-포인트 FFT 연산 처리한 후 출력하는 제 1 N-포인트 FFT 프로세서; 2N-포인트 FFT 연산인 경우 이에 상응하는 제어신호를 출력하는 한편, N-포인트 FFT 연산인 경우 이에 상응하는 제어신호를 출력하는 제어부; 상기 제어부로부터 2N-포인트 FFT 연산 제어신호를 입력받으면 N개의 데이터(x[N-1]……x[0])를 입력받아 트위들 곱셈 연산을 수행하는 트위들 함수 곱셈기; 상기 제어부로부터 2N-포인트 FFT 연산 제어신호를 입력받으면 상기 트위들 함수 곱셈기의 결과값을 통과시키는 한편, 상기 제어부로부터 N-포인트 FFT 연산 제어신호를 입력받으면 다른 N개의 데이터(x[N-1]'……x[0]')를 통과시키는 먹스(MUX); 및 상기 제어부로부터 2N-포인트 FFT 연산 제어신호를 입력받으면 상기 먹스(MUX)의 출력값을 N-포인트 FFT 연산 처리하여 2N-포인트 FFT의 홀수번째 결과값을 출력하는 한편, 상기 제어부로부터 N-포인트 FFT 연산 제어신호를 입력받으면 상기 먹스(MUX)의 출력값(x[N-1]'……x[0]')을 N-포인트 FFT 연산 처리하여 출력하는 제 2 N-포인트 FFT 프로세서로 구성된 것을 특징으로 하는 ２N-포인트 및 N-포인트 FFT/IFFT 듀얼모드 장치
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US07693924 US 미국 FAMILY
2 US20060093052 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2006093052 US 미국 DOCDBFAMILY
2 US7693924 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.