| 1 |
1
채널 영역이 형성될 실리콘층; 상기 실리콘층 상에 상기 채널 영역 상에 중첩되게 형성되되 상기 실리콘층과 계면에 게이트 유전층을 수반하는 게이트; 상기 실리콘층 상에 상기 채널 영역을 사이에 두는 소스/드레인으로 형성된 희토류 금속 실리사이드층; 및 상기 희토류 금속 실리사이드층 상에 형성되어 상기 희토류 금속 실리사이드층과 함께 상기 소스 및 드레인을 이루는 전이 금속 실리사이드층을 포함하는 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 희토류 금속 실리사이드층은 상기 게이트 아래에 일부 중첩되게 상기 채널 영역 쪽으로 연장된 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터
|
| 3 |
3
제1항에 있어서, 상기 실리콘층은 상기 희토류 금속 실리사이드층 아래의 상기 실리콘층 부분의 표면에 비해 상기 채널 영역의 상기 실리콘층 부분의 표면이 상대적으로 높게 단차가 형성된 표면을 가지는 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터
|
| 4 |
4
제1항에 있어서, 상기 희토류 금속 실리사이드층은 Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu를 포함하는 일군에서 선택되는 어느 하나의 희토류 금속의 실리사이드물을 포함하여 형성된 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터
|
| 5 |
5
제1항에 있어서, 상기 전이 금속 실리사이드층은 Ni, Ti, Co, Fe 및 Mo를 포함하는 일군에서 선택되는 어느 하나의 전이 금속의 실리사이드물을 포함하여 형성된 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터
|
| 6 |
6
제1항에 있어서, 상기 실리콘층은 에스오아이(SOI) 기판의 상측 실리콘층을 포함하는 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터
|
| 7 |
7
채널 영역이 형성될 실리콘층을 도입하는 단계; 상기 실리콘층 상에 상기 채널 영역 상에 중첩되고 상기 실리콘층과 계면에 게이트 유전층을 수반하는 게이트를 형성하는 단계; 상기 게이트 인근의 상기 실리콘층 상에 희토류 금속 실리사이드층을 형성하는 단계; 상기 희토류 금속 실리사이드층 상에 전이 금속 실리사이드층을 형성하여 상기 희토류 금속 실리사이드층 및 상기 전이 금속 실리사이드층의 소스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 8 |
8
제7항에 있어서, 상기 희토류 금속 실리사이드층을 형성하는 단계는 상기 실리콘층 상에 희토류 금속층을 형성하는 단계; 및 상기 희토류 금속층을 열처리하여 실리콘과 반응하게 하여 상기 희토류 금속 실리사이드층을 형성하고 상기 열처리를 지속하여 상기 희토류 금속 실리사이드층 표면으로 실리콘이 확산 석출되게 하여 실리콘 석출층을 형성하는 단계를 포함하는 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 9 |
9
제8항에 있어서, 상기 전이 금속 실리사이드층을 형성하는 단계는 상기 실리콘 석출층 상에 전이 금속층을 형성하는 단계; 및 상기 전이 금속층을 상기 희토류 금속 실리사이드층을 위한 열처리 보다 낮은 온도로 열처리하여 실리콘 석출층과 반응하게 하여 상기 전이 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 10 |
10
제7항에 있어서, 상기 희토류 금속 실리사이드층을 형성하기 이전에 상기 게이트 측벽에 스페이서를 형성하는 단계를 더 포함하고 상기 스페이서 형성을 위한 스페이서 식각을 과도 식각을 포함하여 수행하여 상기 스페이서 인근의 상기 소스/드레인이 형성될 상기 실리콘층 부분에 단차가 발생하도록 하는 단계를 더 포함하는 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 11 |
11
채널 영역이 형성될 실리콘층을 도입하는 단계; 상기 실리콘층 상에 상기 채널 영역 상에 중첩되고 상기 실리콘층과 계면에 게이트 유전층을 수반하는 게이트를 형성하는 단계; 상기 게이트 인근의 상기 실리콘층 상에 희토류 금속층을 형성하는 단계; 상기 희토류 금속층 상에 전이 금속층을 형성하는 단계; 및 상기 희토류 금속층 및 전이 금속층을 열처리하여 상기 희토류 금속 실리사이드층 및 전이 금속 실리사이드층의 이중층을 포함하는 소스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 12 |
11
채널 영역이 형성될 실리콘층을 도입하는 단계; 상기 실리콘층 상에 상기 채널 영역 상에 중첩되고 상기 실리콘층과 계면에 게이트 유전층을 수반하는 게이트를 형성하는 단계; 상기 게이트 인근의 상기 실리콘층 상에 희토류 금속층을 형성하는 단계; 상기 희토류 금속층 상에 전이 금속층을 형성하는 단계; 및 상기 희토류 금속층 및 전이 금속층을 열처리하여 상기 희토류 금속 실리사이드층 및 전이 금속 실리사이드층의 이중층을 포함하는 소스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 N형 쇼트키 장벽 관통 트랜지스터 제조 방법
|
