| 1 |
1
싱글 앤드형(single-ended) 입력 신호를 서로 위상이 반대이고 진폭이 같은 차동 신호로 변환하여 출력하는 능동 발룬에 있어서,꼬리 전류원으로 사용되는 트랜지스터의 기생 커패시턴스에 의한 차동 신호의 불균형을 보상하기 위해, 전원단자와 상기 꼬리 전류원으로 사용되는 트랜지스터의 드레인 단자 사이에 더미 저항 및 더미 트랜지스터를 직렬로 연결한 것을 특징으로 하는 차동 증폭기형 광대역 능동 발룬
|
| 2 |
2
제 1항에 있어서, 상기 더미 트랜지스터의 게이트와 소스간 기생 커패시턴스와 전달 컨덕턴스를 조정하여 상기 차동 신호의 불균형을 보상하는 것을 특징으로 하는 차동 증폭기형 광대역 능동 발룬
|
| 3 |
3
제 1항에 있어서, 상기 차동 신호간의 크기 오차 및 위상 오차를 미세 조정하기 위한 제 1 PMOS 트랜지스터를 더 포함하며,상기 제 1 PMOS 트랜지스터의 게이트 단자는 외부의 전원전압 조정 단자에 연결되고, 드레인 단자는 상기 더미 저항을 통해 상기 더미 트랜지스터의 드레인에 연결된 것을 특징으로 하는 차동 증폭기형 광대역 능동 발룬
|
| 4 |
4
제 3항에 있어서, 상기 외부의 전원전압 조정 단자로부터 제공되는 전원전압에 의해 상기 제 1 PMOS 트랜지스터의 바이어스 전압이 변화되어 상기 더미 트랜지스터의 전달 컨덕턴스가 미세 조정되는 것을 특징으로 하는 차동 증폭기형 광대역 능동 발룬
|
| 5 |
5
제 1항에 있어서, 신호의 누설 및 입력 노드와 출력 노드간의 상호 간섭현상에 의한 셀프-믹싱(Self-Mixing)을 방지하기 위한 제 6, 7 트랜지스터를 더 포함하며,상기 제 6, 7 트랜지스터는 두 차동 증폭쌍을 구성하는 제 1, 2 트랜지스터에 각각 캐스코드 구조로 직렬 연결된 것을 특징으로 하는 차동 증폭기형 광대역 능동 발룬
|
| 6 |
6
제 5항에 있어서, 상기 제 6 트랜지스터의 소스 단자가 상기 제 1 트랜지스터의 드레인에 연결되고, 제 7 트랜지스터의 소스 단자가 상기 제 2 트랜지스터의 드레인에 연결되며, 상기 제 6, 7 트랜지스터의 게이트 단자는 전원전압에 연결된 것을 특징으로 하는 차동 증폭기형 광대역 능동 발룬
|
| 7 |
7
제 5항에 있어서, 상기 꼬리 전류원으로 사용되는 트랜지스터와, 상기 더미 트랜지스터와, 상기 제 1, 2 트랜지스터와, 상기 제 6, 7 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 차동 증폭기형 광대역 능동 발룬
|
