프레임 동기를 위한 NRZ/CMl(II) 부호 변환 장치에 있어서, 송신 프레임 위상 정보(FPI)와 송신 NRZ 데이터(NRZI) 및 데이터 송신 클럭신호(CLK)를 입력받아 송신 프레임 위상정보 및 전송되는 NRZ 데이터를 리타이밍하여 안정된 입력신호를 출력하는 리타임이 수단(11)과 ; 상기 리타이밍 수단(11)의 출력을 입력받고, 상기 데이터 송신 클럭신호(CLK)를 입력으로 받아 리타임된 비트열과 부호 위반 펄스를 발생하는 부호 위반 펄스 발생수단(12)과 ; 상기 부호 위반 펄스 발생수단(12)의 출력을 입력받고, 상기 데이터 송신클럭 신호(CLK)를 클럭으로 받아 최종적으로 CMI(II)로 변환된 데이터 펄스열을 출력하는 부호 변환수단(13)을 구비하는 것을 특징으로 하는 NRZ/CMl(II) 부호 변환장치

제1항에 있어서, 상기 리타이밍 수단(11)은, 상기 송신 프레임 위상 정보 신호(FPI)를 데이터 입력 단자에, 상기 데이터 송신 플럭신호(CLK)를 클럭단자에 각각 입력받아 리타임된 송신 프레임 위상정보 신호를 출력하는 제1 플립플롭수단(Ul)과 ; 상기 송신 NRZ 데이터 신호(NRZI)를 데이터 입력단자에, 상기 데이터 송신 클럭신호(CLK)를 클럭단자에 각각 입력받아 리타임된 송신 NRZ 데이타 신호를 출력하는 제2플립플롭 수단(U2)을 구비하는 것을 특징으로 하는 NRZ/CMl(ll) 부호 변환장치

제1항에 있어서, 상기 부호 위반 펄스발생 수단(12)은, 상기 리타이밍 수단(11)에서 리타임된 송신 프레임 위상 정보 신호(FPI)를 입력으로 받고 데이타 송신 클럭 (CLK)을 클럭단으로 입력받는 제3 플립플롭 수단(U3)과 ; 상기 리타이밍 수단(11)에서 리타임된 송신 프레임 위상 정보신호(FPI)의 역상 신호와 리타임된 송신 NRZ 데이터 신호(NRZI)의 역상신호를 입력으로 받는 제1 NOR 처리 수단(NORI)과 ; 상기 제1 NOR 처리 수단(NORI)의 출력단에 데이타 입력단이 연결되고 데이타 송신 클럭 (CLK)을 클럭단으로 입력받아 리타임된 비트열을 출력하는 제4 플립플롭 수단(U4)과 ; 상기 제3 플립플롭 수단(U3)의 출력과 리타임된 송신 프레임 위상정보 신호를 각각 제1 및 제2 입력단으로 입력받는 제2 NOR 처리 수단(NOR2)과 ; 상기 제2 NOR 처리 수단(NOR2)의 출력을 입력받고 데이타 송신 클럭(CLK)을 클럭단으로 입력받으며, 전출력단(Q6)의 출력을 상기 제2 NOR 처리 수단(NOR2)의 제3 입력단에서 입력시키는 제6플립플롭 수단(U6)과 ; 상기 제6 플립플롭 수단(U6)의부출력 (/Q6)과 상기 리타임된 송신 프레임 위상정보신호를 입력받아 부호위반 펄스신호(X)를 출력하는 제3 NOR 처리 수단(NOR3)을 구비하는 것을 특징으로 하는 NRZ/CMI(II) 부호 변환장치

제1항에 있어서, 상기 부호 변환수단(13)은, 상기 부호 위반 펄스 발생수단(12)으로 부터 리타임된 비트열을 제1 입력단으로 입력받는 제1 EOR 처리 수단(EORI)과 ; 상기 제1 EOR 처리 수단(EORI)의 출력을 입력받고 데이타 송신 클럭(CLK)을 클럭단으로 입력받으며, 정출력단자(Q5)은 상기 제1 EOR 처리 수단(EOR1)의 제2 입력단에 연결된 제5 플립플롭 수단(U5)과 : 상기 부호 위반 펄스 발생 수단(12)으로 부터의 리타임된 비트열과 부호위반 펀스신호(X)를 제1 및 제2 입력단으로 입력받고 데이타 송신 클럭(CLK)을 제3 입력단으로 입력받는 제4 NOR 처리 수단(NOR4)과 ; 상기 제5 플립플롭 수단(U5)의 부출력 (/Q5)과 상기 제4 NOR 처리 수단(NOR4)의 출력을 입력받아 부호변환 신호를 출력하는 제2 EOR 처리 수단(EOR2)을 구비한 것을 특징으로 하는 NRZ/CMl(ll) 부호 변환장치