1 |
1
전송속도가 2048Kbps인 유럽식 1차 다중전송장치와 전송속도가 1544Kbps인 북미식 1차 중계전송 시스템(T1 시스템)간의 다중전송 정합방법에 있어서, 상기 유럽식 1차 다중전송장치로 부터 전송되는 2048Kbps의 직렬 8비트 2진 데이타를 PC86 부호를 사용하여 1536Kbps의 병렬 6비트3진 데이타로 변환시킨 후 8Kbps의 프레임 데이타를 삽입하여 1544Kbps의 복극성 데이타를 생성시키는 PC86 부호화 단계와, 상기 북미식 1차 중계전송 시스템으로 부터 수신한 1544Kbps의 복극성 6비트3진 데이타를 8비트 2진 데이타로 재생하고 상기 프레임 데이타를 동시시킨 후 2048Kbps의 직렬 데이타로 변환시키는 PC86 복호화 단계를 포함하는 것을 특징으로 하는 북미와 유럽의 1차 다중전송 정합방법
|
2 |
2
제1항의 PC86 부호화 단계에 있어서, 8비트의 0과 1의 2진 데이타를 (-),0,(+)의3진 데이타로 변환시키는 것을 특징으로 하는 북미와 유럽의 1차 다중전송 정합방법
|
3 |
3
전송속도가 2048Kbps인 유럽식 1차 다중전송장치와 전송속도가 1544Kbps인 북미식 1차 중계전송 시스템간의 송수신 기능을 수행하는 정합장치에 있어서, 8비트 2진 데이타의 유럽식 1차 다중전송 신호를 6비트3진 데이타의 PC86 부호신호로 변환하여 상기 북미식 1차 중계전송 시스템에 전송하는 송신부(310)와, 상기 북미식 1차 중계전송 시스템으로 부터 전송된 6비트3진 데이타의 PC86 부호신호를 8비트 2진 데이타의 유럽식 1차 다중전송 신호로 변환하여 상기 유럽식 1차 다중전송장치에 전송하는 수신부(350)로 구성된 것을 특징으로 하는 북미와 유럽의 1차 다중 정합장치
|
4 |
4
제3항에 있어서, 상기 송신부(10)는 상기 유럽식 1차 다중전송장치로 부터 입력된 2048Kbps 클럭에 동기되어 1544Kbps 클럭을 발생시키는 제1위상동기루프(315)와, 상기 유럽식 1차 다중전송장치로 부터 2048Kbps의 전송속도로 입력되는 데이타를 8비트 2진 병렬 데이타 단위로 저장하는 제1버퍼(330)와, 상기 제1버퍼(330)에서 출력되는 상기 8비트 2진 병렬 데이타를 6비트3진 데이타로 변환시키는 PC86 엔코더(335)와, 2048Kbps와 1544Kbps의 위상차로 인하여 발생되는 상기 PC86 엔코더(335)의 오동작을 방지하는 제1버퍼 컨트롤러(325)와, 상기 PC86 엔코더(335)에서 출력되는 상기 6비트3진 병렬 데이타를 (+) 극성 및 (-) 극성의 직렬 데이타로 변환하여 각각 전송선로(309),(309)를 통하여 전송하는 제2버퍼(331)와, 상기 제1위상동기루프(315)의 출력에 의해 소정의 시간마다 프레임 비트를 생성하여 전송되는 데이타 내에 삽입하는 프레임 카운터(320) 및 프레임 제너레이터(232)와, 상기 제2버퍼(331)의 출력에 의하여 다음에 송신할 데이타의 디스페리티가 정모드인지 부모드인지를 판별하여 상기 PC86 엔코더(335)를 제어하는 디스페리티 카운터(322)와, 상기 제2버퍼(331)의 출력을 상기 북미식 1차 중계전송 시스템에 전송하는 복극성 송신기인 바이폴라 드라이버(340)를 포함하는 것을 특징으로 하는 북미와 유럽의 1차 다중전송 정합장치
|
5 |
5
제3 항에 있어서, 상기 수신부(350)는 상기 북미식 1차 중계전송 시스템으로 부터 입력된 1544Kbps의 복극성 6비트3진 데이타 신호를 (+) 극성 데이타와 (-) 극성 데이타로 분리하여 출력하는 바이폴라 리시버(341)와, 상기 바이폴라 리시버(341)의 출력을 받아들여 수신된 데이타의 클럭를 복구하고 프레임 비트를 동기시키는 클럭회복 및 프레임 동기부(321)와, 상기 클럭회복 및 프레임 동기부(321)의 출력신호를 (+) 극성 및 (-) 극성 별로 저장하는 제3 버퍼(333)와, 상기 제3 버퍼(333)의 두가지 출력을 8비트 2진 병렬 데이타로 재생하는 PC86 디코더(336)와, 상기 PC86 디코더(336)의 출력을 2048Kbps의 직렬 데이타로 변환하여 저장하는 제4버퍼(332)와, 상기 클럭복구 및 프레임 동기부(321)에 의해 동기되어 상기 제3 버퍼(333)와 상기 제4버퍼(332)를 제어하는 제2버퍼 컨트롤러(326)와, 상기 클럭회복 및 프레임 동기부(321)에서 발생되는 1544Kbps 클럭에 동기되어 2048Kbps 클럭를 발생시키는 제2위상동기루프(316)를 포함하는 것을 특징으로 하는 북미와 유럽의 1차 다중전송 정합장치
|