| 1 |
1
컨트롤 플레이트;터널링 플레이트;상기 컨트롤 플레이트와 상기 터널링 플레이트에 공통으로 대향하여 커패시터 영역을 형성하는 플로팅 플레이트;상기 플로팅 플레이트의 전압 레벨을 판독하기 위한 인버터;상기 터널링 플레이트와 연결되고, 제 1 및 제 2 비트라인들로부터 선택적으로 인가되는 동작 전압을 상기 터널링 플레이트로 전달하는 제 1 전달 게이트; 및상기 인버터에 연결되고, 인접한 이이피롬 셀의 기록 동작과 소거 동작 시 상기 인버터를 플로팅 시키는 보호 회로; 및상기 인버터의 출력 전압을 외부로 전달하는 제 2 전달 게이트를 포함하는 이이피롬 셀
|
| 2 |
2
제 1 항에 있어서,상기 보호 회로는외부로부터 인가된 읽기 전압에 응답하여 상기 인버터로 전원 전압을 공급하는 피모스 트랜지스터; 및외부로부터 인가된 읽기 전압에 응답하여 상기 인버터로 접지 전압을 공급하는 엔모스 트랜지스터를 포함하는 이이피롬 셀
|
| 3 |
3
제 2 항에 있어서,상기 피모스 트랜지스터는 접지단에 연결된 게이트, 상기 읽기 전압이 제공되는 읽기 전압 라인에 연결된 소오스, 및 상기 인버터에 연결된 드레인을 포함하고,상기 엔모스 트랜지스터는 상기 읽기 전압 라인에 연결된 게이트, 상기 접지단에 연결된 소스, 및 상기 인버터에 연결된 드레인을 포함하는 이이피롬 셀
|
| 4 |
4
제 3 항에 있어서,상기 피모스 트랜지스터는 판독 동작 시 상기 읽기 전압에 응답하여 전원 전압을 상기 인버터로 제공하고, 상기 엔모스 트랜지스터는 상기 판독 동작 시 상기 읽기 전압에 응답하여 접지 전압을 상기 인버터로 제공하는 이이피롬 셀
|
| 5 |
5
제 4 항에 있어서,상기 읽기 전압은 상기 판독 동작 이외의 동작 시 접지 전압의 전압 레벨을 갖고, 상기 인버터의 소오스와 드레인을 모두 플로팅시키는 이이피롬 셀
|
| 6 |
6
제 1 항에 있어서,상기 제 1 전달 게이트는상기 제 1 비트라인의 전압을 상기 터널링 플레이트로 전달하는 피모스 트랜지스터; 및상기 제 2 비트라인의 전압을 상기 터널링 플레이트로 전달하는 엔모스 트랜지스터를 포함하는 이이피롬 셀
|
| 7 |
7
제 6 항에 있어서,상기 제 1 비트라인은 양의 전압을 제공받고, 상기 제 2 비트라인은 음의 전압을 제공받는 이이피롬 셀
|
| 8 |
8
제 7 항에 있어서,상기 제 1 비트라인과 상기 제 2 비트라인 중 하나로 전압이 인가될 때, 나머지 하나의 비트라인은 플로팅되는 이이피롬 셀
|
| 9 |
9
제 8 항에 있어서,상기 피모스 트랜지스터는 접지단에 연결된 게이트, 상기 제 1 비트라인에 연결된 소스, 및 상기 터널링 플레이트에 연결된 드레인을 포함하고,상기 엔모스 트랜지스터는 상기 접지단에 연결된 게이트, 상기 제 2 비트라인에 연결된 소스, 및 상기 터널링 플레이트에 연결된 드레인을 포함하는 이이피롬 셀
|
| 10 |
10
제 9 항에 있어서,상기 피모스 트랜지스터와 상기 엔모스 트랜지스터의 출력은 공통으로 연결되어 신호의 역류를 방지하는 이이피롬 셀
|
| 11 |
11
제 1 항에 있어서,상기 제 2 전달 게이트는 제 1 센스 게이트 라인과 제 2 센스 게이트 라인에 연결되고, 상기 인버터로부터의 출력 전압을 센스 라인으로 출력하는 이이피롬 셀
|
| 12 |
12
제 11 항에 있어서,상기 제 2 전달 게이트는상기 제 1 센스 게이트 라인에 연결된 피모스 트랜지스터; 및상기 제 2 센스 게이트 라인에 연결된 엔모스 트랜지스터를 포함하고,판독 동작 시, 상기 제 1 센스 게이트 라인을 통해 상기 피모스 트랜지스터는 접지 전압을 제공받고, 상기 제 2 센스 게이트 라인을 통해 상기 엔모스 트랜지스터는 전원 전압을 제공받는 이이피롬 셀
|
| 13 |
13
제 12항에 있어서,상기 피모스 트랜지스터는 상기 인버터에 연결된 드레인, 상기 센스 라인에 연결된 소스, 및 상기 제 1 센스 게이트 라인에 연결된 게이트를 포함하고,상기 엔모스 트랜지스터는 상기 인버터에 연결된 소스, 상기 센스 라인에 연결된 드레인, 및 상기 제 2 센스 게이트 라인에 연결된 게이트를 포함하는 이이피롬 셀
|
| 14 |
14
제 11 항에 있어서,상기 인버터, 상기 제 1 전달 게이트, 상기 보호 회로, 및 상기 제 2 전달 게이트를 구성하는 소자는 동일한 두께의 절연막을 갖는 이이피롬 셀
|
| 15 |
15
제 14 항에 있어서,상기 절연막은 산화막이고, 0(Å) 초과 70(Å) 미만의 두께로 형성되는 이이피롬 셀
|
| 16 |
16
인버터와 전달 게이트를 각각 포함하는 이이피롬 셀들이 행과 열의 매트릭스 형태로 배열된 이이피롬 셀 어레이를 포함하고,상기 이이피롬 셀은 상기 인버터 및 상기 전달 게이트의 절연막과 동일한 두께로 터널링 산화막을 형성하도록 하기 위한 보호 회로를 포함하는 이이피롬 장치
|
| 17 |
17
제 16 항에 있어서,상기 이이피롬 셀은컨트롤 플레이트;터널링 플레이트; 및상기 컨트롤 플레이트와 상기 터널링 플레이트에 공통으로 대향하여 커패시터 영역을 형성하는 플로팅 플레이트를 포함하고,상기 인버터는 상기 플로팅 플레이트의 전압 레벨을 판독하는 이이피롬 장치
|
| 18 |
18
제 17 항에 있어서,상기 보호 회로는 상기 인버터에 연결되고, 상기 이이피롬 셀이 선택되지 않았을 때의 기록 동작과 소거 동작에서 상기 인버터를 모두 플로팅시키는 이이피롬 장치
|
| 19 |
19
제 18 항에 있어서,상기 보호 회로는 읽기모드에서만 인버터의 드레인과 소스에 전압을 공급하되,외부로부터 인가된 읽기 전압에 응답하여 상기 인버터로 전원 전압을 공급하는 피모스 트랜지스터; 및외부로부터 인가된 읽기 전압에 응답하여 상기 인버터로 접지 전압을 공급하는 엔모스 트랜지스터를 포함하는 이이피롬 장치
|
| 20 |
20
제 19 항에 있어서,상기 피모스 트랜지스터는 접지단에 연결된 게이트, 상기 읽기 전압이 제공되는 읽기 전압 라인에 연결된 소스, 및 상기 인버터에 연결된 드레인을 포함하고,상기 엔모스 트랜지스터는 상기 읽기 전압 라인에 연결된 게이트, 상기 접지단에 연결된 소스, 및 상기 인버터에 연결된 드레인을 포함하고,상기 읽기 전압은 상기 판독 동작 이외의 동작 시 접지 전압의 전압 레벨을 갖는 이이피롬 장치
|
