| 요약 |
선폭의 조절이 용이하고 공정의 재현성이 뛰어난 전력 FET의 제조방법을 제공하고, 내식성 금속의 증착을 위해 요구되는 화학적 표면처리의 수행없이도 패턴을 형성할 수 있도록 하여 공정의 여유도를 증대시키고 용매에 의한 환경의 오염을 방지한다.반절연 기판(10)의 상층부에 형성되는 활성층(11)을 구비한 웨이퍼의 표면에 소정의 순서로 수행되는 식각공정 및 내식성 금속증착 공정에 의해 소자패턴을 형성하여 전력전계효과 트랜지스터를 제조하는 방법은 웨이퍼의 표면에 이중성 감광막(7,7a)을 도포하고 소정의 마스크를 사용하여 노광시킴으로써 생성되는 이중성 감광막의 양성 프로파일(12,12a,12b)을 이용하여 웨이퍼를 식각하는 단계와, 웨이퍼의 표면에 이중성 감광막을 도포하고 소정의 마스크를 사용하여 노광시킨 후 형상반전을 위한 열처리 수행함으로써 형성되는 이중성 감광막의 음성 프로파일(7a,14,14a,14b,14c)을 이용하여 내식성 금속(6)을 증착하는 단계를 포함한다.양성 프로파일과 음성 프러파일을 자유롭게 형성할 수 있는 한 종류의 감광막(이중성 감광막)만을 사용하여도 식각공정 및 증착공정을 위한 패턴형성에 요구되는 감광막의 프러파일을 자유롭게 형성할 수 있어 내식성 금속의 증착에 요구되었던 부가적인 화학적 표면처리가 필요없으므로 공정의 여유도가 증대되고 간편하며, 반전 열처리 조건에 따라 선폭의 조절이 자유롭고 미세선폭의 조절이 가능하므로 전력소자의 전력이득을 향상시킬 수 있으며 재현성이 뛰어나 수율을 향상시킬 수 있다.
|
