| 1 |
1
투명 기판;상기 투명 기판 상에 차례로 적층된 제 1 반도체층, 활성층, 제 2 반도체층; 및상기 제 1 반도체층에 연결되는 제 1 전극을 포함하고,상기 제 1 전극은:서로 대향하는 제 1 에지부 및 제 2 에지부를 포함하고 상기 제 1 반도체층의 가장자리를 따라 폐곡선(closed loop)을 이루는 에지 전극; 및상기 제 1 에지부로부터 연장되는 복수 개의 제 1 라인부 및 상기 제 2 에지부로부터 연장되는 제 2 라인부를 포함하는 라인 전극를 포함하고, 상기 제 1 라인부와 상기 제 2 에지부는 상기 제 1 라인부 길이의 1/4이하로 이격되고, 상기 제 2 라인부와 상기 제 1 에지부는 상기 제 2 라인부 길이의 1/4이하로 이격되며,상기 제 2 라인부는 그의 장축 방향으로 연장되면서 그의 폭이 상기 제 1 라인부의 폭보다 크도록 유지되고,상기 제 2 라인부의 상기 폭은 상기 에지 전극의 폭보다 크고,상기 제 2 라인부의 점유 면적은 상기 제 1 라인부 각각의 점유 면적보다 큰 발광 소자
|
| 2 |
2
제 1 항에 있어서, 상기 제 1 라인부와 상기 제 2 라인부는 평행하는 발광 소자
|
| 3 |
3
제 1 항에 있어서, 상기 에지 전극은 상기 제 1 에지부와 상기 제 2 에지부를 연결하며 상호 평행한 제 3 에지부 및 제 4 에지부를 더 포함하는 발광 소자
|
| 4 |
4
제 3 항에 있어서, 상기 제 1 라인부와 상기 제 2 라인부는 상기 제 3 및 제 4 에지부들과 평행한 발광 소자
|
| 5 |
5
제 4 항에 있어서, 상기 제 2 라인부는 상기 제 3 에지부 및 상기 제 4 에지부로부터 실질적으로 동일 거리에 배치되는 발광 소자
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
제 1 항에 있어서, 상기 라인 전극은 상기 에지 전극과의 사이에 패드부를 포함하는 발광 소자
|
| 9 |
9
제 1 항에 있어서, 상기 제 2 반도체층에 연결되는 제 2 전극을 더 포함하는 발광 소자
|
| 10 |
10
패키지 기판;상기 패키지 기판 상에 차례로 배치된 제 2 반도체층, 활성층, 제 1 반도체층, 및 투명 기판;상기 제 1 반도체층과 연결되는 제 1 전극;상기 제 2 반도체층과 연결되는 제 2 전극; 및상기 제 1 및 제 2 전극들과 상기 패키지 기판을 연결하는 범프들을 포함하고, 상기 제 1 전극은:서로 마주보는 제 1 에지부 및 제 2 에지부를 포함하고 상기 제 1 반도체층의 가장자리를 따라 폐곡선을 이루는 에지 전극; 및상기 제 1 에지부로부터 연장되는 복수 개의 제 1 라인부 및 상기 제 2 에지부로부터 연장되는 제 2 라인부를 포함하는 라인 전극을 포함하고, 상기 제 1 라인부와 상기 제 2 에지부는 상기 제 1 라인부 길이의 1/4이하로 이격되고, 상기 제 2 라인부와 상기 제 1 에지부는 상기 제 2 라인부 길이의 1/4이하로 이격되며,상기 제 2 라인부는 그의 장축 방향으로 연장되면서 그의 폭이 상기 제 1 라인부의 폭보다 크도록 유지되고,상기 제 2 라인부의 상기 폭은 상기 에지 전극의 폭보다 크고,상기 제 2 라인부의 점유 면적은 상기 제 1 라인부 각각의 점유 면적보다 큰 발광 소자 패키지
|
| 11 |
11
제 10 항에 있어서, 상기 제 1 라인부와 상기 제 2 라인부는 평행하는 발광 소자 패키지
|
| 12 |
12
제 10 항에 있어서, 상기 에지 전극은 상기 제 1 에지부와 상기 제 2 에지부를 연결하고 상호 평행한 제 3 에지부 및 제 4 에지부를 더 포함하는 발광 소자 패키지
|
| 13 |
13
제 12 항에 있어서, 상기 제 2 라인부는 상기 제 3 에지부 및 상기 제 4 에지부로부터 실질적으로 동일 거리에 배치되는 발광 소자 패키지
|
| 14 |
14
삭제
|
| 15 |
15
제 10 항에 있어서, 상기 라인 전극은 상기 에지 전극과의 사이에 패드부를 포함하는 발광 소자 패키지
|
