맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

비씨디 소자 및 그 제조 방법

  • 기술번호 : KST2015099684
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 BCD(Bipolar-CMOS-DMOS) 소자 및 그 제조 방법에 관한 것으로, 고내압 p-LDMOS 소자의 항복 전압 개선을 위한 깊은(deep) 웰 형성과 SiGe-HBT 소자의 콜렉터, 그리고 n-LDMOS 소자의 On-저항 개선을 위한 드리프트층 형성을 위하여 역방향 깊은 n-웰을 적용하고, 서브마이크론 CMOS ASIC 기술을 만족시키기 위한 3.0㎛ p-에피층 구조를 도입하며, 집적도 향상 및 소자 격리를 위한 트렌치를 도입하여 p/p+ 기판을 이용하여 서브마이크론 CMOS 소자와 고내압 LDMOS 소자, 그리고 고속 SiGe-HBT 소자를 단일칩(one-chip)화하는 스마트 전력 집적 회로를 구현함으로써 고내압, 초고속 및 저전력 특성을 만족시키는 시스템-온-칩 제작이 가능하며, 고성능, 다기능 및 소형화 특성이 요구되는 자동차 전자 제어 시스템 및 고속 하드 디스크 드라이버(Hard Disk Driver) 및 기타 정보 통신 시스템에 다양하게 이용될 수 있는 고속 BCD 소자 및 그 제조 방법이 제시된다.BCD 소자, SiGe-HBT 소자, MOS 소자, LDMOS 소자
Int. CL H01L 27/06 (2006.01)
CPC H01L 27/06(2013.01) H01L 27/06(2013.01)
출원번호/일자 1020010044381 (2001.07.24)
출원인 한국전자통신연구원
등록번호/일자 10-0412539-0000 (2003.12.12)
공개번호/일자 10-2003-0009766 (2003.02.05) 문서열기
공고번호/일자 (20031231) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2001.07.24)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 구진근 대한민국 대전광역시유성구
2 이대우 대한민국 대전광역시유성구
3 김종대 대한민국 대전광역시서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2001.07.24 수리 (Accepted) 1-1-2001-0181918-69
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
3 선행기술조사의뢰서
Request for Prior Art Search		 2003.03.18 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2003.04.16 수리 (Accepted) 9-1-2003-0013670-13
5 의견제출통지서
Notification of reason for refusal		 2003.04.24 발송처리완료 (Completion of Transmission) 9-5-2003-0146291-91
6 명세서 등 보정서
Amendment to Description, etc.		 2003.06.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2003-0222997-20
7 의견서
Written Opinion		 2003.06.23 수리 (Accepted) 1-1-2003-0222998-76
8 등록결정서
Decision to grant		 2003.12.04 발송처리완료 (Completion of Transmission) 9-5-2003-0487266-13
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

실리콘 기판상의 소정 영역에 형성된 제 1 매몰층 및 상기 제 1 매몰층상에 형성된 제 2 매몰층 상부에 에미터 전극, 베이스 전극 및 콜렉터 전극이 형성된 SiGe-HBT 소자와,

상기 SiGe-HBT 소자와 트렌치에 의해 분리되고, 상기 실리콘 기판상의 소정 영역에 형성된 에피층상의 n-웰 영역 상부에 게이트 전극, 소오스 전극 및 드레인 전극이 형성된 p-MOS 소자와,

상기 p-MOS 소자와 필드 산화막에 의해 분리되고, 상기 실리콘 기판상의 소정 영역에 형성된 상기 에피층상의 p-웰 영역 상부에 게이트 전극, 소오스 전극 및 드레인 전극이 형성된 n-MOS 소자와,

상기 n-MOS 소자와 트렌치에 의해 분리되고, 상기 실리콘 기판상의 소정 영역에 형성된 상기 제 2 매몰층상의 소정 영역에 형성된 n-웰 영역 상부에 게이트 전극, 소오스 전극 및 드레인 전극이 형성되며, 상기 제 2 매몰층상의 소정 영역에 p-드리프트 영역이 형성된 p-LDMOS 소자와,

상기 p-LDMOS 소자와 트렌치에 의해 분리되고, 상기 실리콘 기판상의 소정 영역에 형성된 상기 에피층상의 소정 영역에 형성된 p-웰 영역 상부에 게이트 전극, 소오스 전극 및 드레인 전극이 형성되며, 상기 실리콘 기판상의 소정 영역에 형성된 상기 제 2 매몰층상의 소정 영역에 n-드리프트 영역이 형성된 n-LDMOS 소자를 포함하여 이루어진 것을 특징으로 하는 비씨디 소자

2 2

SiGe-HBT 소자 영역, p-MOS 소자 영역, n-MOS 소자 영역, p-LDMOS 소자 영역 및 n-LDMOS 소자 영역을 확정한 후 SiGe-HBT 소자 영역의 실리콘 기판에 제 1 매몰층을 형성하고, 상기 SiGe-HBT 소자 영역, p-LDMOS 소자 영역 및 n-LDMOS 소자 영역의 상기 실리콘 기판에 제 2 매몰층을 형성하는 제 1 단계와,

상기 실리콘 기판 전체에 에피층을 형성한 후 열처리 공정을 실시하여 상기 제 2 매몰층을 바깥 확산시키는 제 2 단계와,

상기 p-MOS 소자 영역 및 n-MOS 소자 영역의 상기 에피층상에 웰 영역을 형성하고, 상기 p-LDMOS 소자 영역 및 n-LDMOS 소자 영역의 상기 제 2 매몰층상에 웰 영역 및 드리프트 영역을 형성하며, SiGe-HBT 소자 영역의 소정 영역에 싱크 영역을 형성하는 제 3 단계와,

상기 실리콘 기판의 소정 영역을 소정 깊이로 식각하여 트렌치를 형성한 후 산화막 및 제 1 폴리실리콘막으로 상기 트렌치의 소정 부분을 매립시키는 제 4 단계와,

상기 실리콘 기판의 소정 영역에 필드 산화막을 형성한 후 문턱 전압 조절 이온 주입 공정을 실시하는 제 5 단계와,

상기 p-MOS 소자 영역, n-MOS 소자 영역, p-LDMOS 소자 영역 및 n-LDMOS 소자 영역의 상기 기판 상부의 소정 영역에 게이트 산화막, 제 2 폴리실리콘막 및 제 1 캡 산화막이 적층된 다수의 게이트 전극을 형성하고 저농도 이온 주입 공정 및 열처리 공정을 실시하여 저농도 접합 영역을 형성하는 제 6 단계와,

상기 게이트 전극 측벽에 제 1 스페이서를 형성한 후 상기 SiGe-HBT 영역의 싱크 영역을 포함한 상기 영역에 고농도 이온 주입 공정을 실시하여 상기 실리콘 기판상에 소오스 및 드레인 전극과 콜렉터 전극을 형성하는 제 7 단계와,

상기 SiGe-HBT 소자 영역 상부에 SiGe 베이스 에피층, 저농도 도핑 실리콘층 및 제 2 캡 산화막을 적층하고, 상기 제 2 캡 산화막의 일부를 제거한 후 전체 구조 상부에 제 3 폴리실리콘막을 형성하고 상기 제 3 폴리실리콘막 및 제 2 캡 산화막을 패터닝하여 에미터 전극 및 베이스 전극을 형성하는 동시에 상기 제 1 캡 산화막 및 제 1 스페이서를 제거하는 제 8 단계와,

상기 에미터 전극 측벽 및 상기 게이트 전극 측벽에 제 2 스페이서를 형성한 후 상기 실리콘 기판 상부의 소정 영역에 티타늄 실리사이드막을 형성하는 제 9 단계와,

전체 구조 상부에 층간 절연막을 형성한 후 상기 층간 절연막의 소정 영역을 식각하여 상기 각각의 전극을 노출시키는 콘택홀을 형성하는 제 10 단계와,

상기 콘택홀이 매립되도록 전체 구조 상부에 금속층을 형성한 후 패터닝하여 금속 배선을 형성하는 제 11 단계를 포함하여 이루어진 것을 특징으로 하는 비씨디 소자의 제조 방법

3 3

제 2 항에 있어서, 상기 p-LDMOS 소자의 웰 영역, 상기 n-LDMOS 소자의 드리프트 영역 및 상기 SiGe-HBT 소자의 콜렉터 전극은 인 이온을 주입하여 형성한 상기 제 2 매몰층의 바깥 확산에 의해 형성하는 것을 특징으로 하는 비씨디 소자의 제조 방법

4 4

제 2 항에 있어서, 상기 티타늄 실리사이드막은 상기 SiGe-HBT 소자의 베이스 전극, 에미터 전극 및 콜렉터 전극 상부와 상기 p-MOS 소자, n-MOS 소자 p-LDMOS 소자 및 n-LDMOS 소자 각각의 게이트 전극, 소오스 전극 및 드레인 전극 상부에 형성되는 것을 특징으로 하는 비씨디 소자의 제조 방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.