맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

메모리의 크기를 감소시킬 수 있는 고속 퓨리에 변환 장치

  • 기술번호 : KST2015099736
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 디지털 오디오 방송(DAB) 및 무선 방송 시스템(WLAN)의 직교 주파수 분할 다중화(OFDM) 통신 방식에서 필수적으로 사용되는 고속 퓨리에 변환(FFT) 프로세서에 관한 것이다. FFT 프로세서에서는 시간 신호를 주파수 신호로 변환하기 위해 트위들 팩터(twiddle factor)라는 복소수 값을 곱해주는데, FFT 변환 크기(N)가 클수록 많은 양의 트위들 팩터가 필요하게 된다. 일반적으로는 N/2 워드에 해당하는 크기의 메모리(ROM)가 필요하지만, 본 발명에서는 N/16+1 워드 크기의 메모리(ROM)와 주소발생기, 멀티플렉서(MUX) 및 ±π/4 회전기 등으로 구성된 트위들 팩터 생성기를 이용하여 FFT를 연산하는 데 필요한 트위들 팩터를 생성함으로써 하드웨어 구현면에서 종래보다 효율적인 면적에 FFT 프로세서를 구현할 수 있다.고속 퓨리에 변환, 프로세서, 트위들 팩터, 회전연산, 메모리
Int. CL G06F 17/14 (2006.01)
CPC G06F 17/142(2013.01)
출원번호/일자 1020020074419 (2002.11.27)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2004-0046478 (2004.06.05) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2002.11.27)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김진규 대한민국 대전광역시유성구
2 엄낙웅 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2002.11.27 수리 (Accepted) 1-1-2002-0393045-11
2 선행기술조사의뢰서
Request for Prior Art Search		 2004.06.09 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2004.07.14 수리 (Accepted) 9-1-2004-0043471-16
4 의견제출통지서
Notification of reason for refusal		 2004.09.20 발송처리완료 (Completion of Transmission) 9-5-2004-0390102-27
5 지정기간연장신청서
Request for Extension of Designated Period		 2004.11.19 수리 (Accepted) 1-1-2004-0541162-18
6 지정기간연장신청서
Request for Extension of Designated Period		 2004.12.20 수리 (Accepted) 1-1-2004-0600549-91
7 명세서 등 보정서
Amendment to Description, etc.		 2005.01.17 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2005-0025370-73
8 의견서
Written Opinion		 2005.01.17 수리 (Accepted) 1-1-2005-0025373-10
9 거절결정서
Decision to Refuse a Patent		 2005.03.08 발송처리완료 (Completion of Transmission) 9-5-2005-0104681-90
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

N개의 데이터를 입력받아 순차적으로 저장하는 입력버퍼와,

복소수 곱셈기, 복소수 덧셈기 및 복소수 뺄셈기로 구성되고, 상기 입력버퍼로부터 상기 데이터를 입력받으며, 트위들 팩터를 이용하여 연산을 수행하는 Radix-2 프로세서와,

상기 Radix-2 프로세서를 통해 입력되는 상기 데이터를 저장하는 제 1 메모리와,

상기 제 1 메모리 및 상기 radix-2 프로세서의 입출력 주소값을 생성하는 어드레스 콘트롤러와,

외부로부터 N 비트의 주소값을 입력받으며 FFT를 연산하는 데 필요한 상기 트위들 팩터를 생성하여 상기 Radix-2 프로세서로 공급하는 트위들 팩터 발생기와,

상기 트위들 팩터 발생기로부터 상기 주소값을 입력받아 저장된 값을 출력하는 제 2 메모리를 포함하는 것을 특징으로 하는 고속 퓨리에 변환 프로세서

2 2

제 1 항에 있어서, 상기 제 1 메모리는 RAM이며, 상기 제 2 메모리는 N/16+1의 워드 크기를 갖는 ROM인 것을 특징으로 하는 고속 퓨리에 변환 프로세서

3 3

제 1 항에 있어서, 상기 트위들 팩터 발생기로부터 생성된 트위들 팩터는 상기 Radix-2 프로세서의 복소수 곱셈기로 입력되는 것을 특징으로 하는 고속 퓨리에 변환 프로세서

4 4

제 1 항에 있어서, 상기 트위들 팩터 발생기는 상기 N 비트의 주소값을 입력받으며 입력된 주소값을 검사하여 소정 비트의 주소값을 출력하는 주소발생기와,

상기 주소발생기로부터 상기 소정 비트의 주소값을 입력받는 제어기와,

상기 제어기의 출력신호에 따라 상기 제 2 메모리에 저장된 데이터를 이용하여 연산을 수행하는 멀티플렉서와,

상기 제어기의 출력신호에 따라 상기 멀티플렉서의 출력값을 이용하여 ±π/4 회전 연산을 수행하는 회전기를 포함하는 것을 특징으로 하는 고속 퓨리에 변환 프로세서

5 5

제 4 항에 있어서, 상기 회전기는 +π/4로 회전 연산을 할지 -π/4로 회전 연산을 할지를 결정하는 두개의 두개의 멀티플렉서와,

상기 멀티플렉서의 출력값과 실수 및 허수 입력값을 각각 연산하는 두개의 덧셈기와,

상기 각 덧셈기의 출력값에 각각 0

6 6

제 5 항에 있어서, 상기 상수 곱셈기는 상기 덧셈기의 출력값을 입력받는 다수의 쉬프터와,

상기 각 쉬프터의 출력을 연산하는 덧셈기를 포함하는 것을 특징으로 하는 고속 퓨리에 변환 프로세서

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.