| 1 |
1
(a) 기판 상에 완충층, 활성층 및 보호층을 순차적으로 형성하는 단계; (b) 상기 보호층 상에 소정의 폭을 가지는 제1 마스크를 형성하는 단계; (c) 상기 제1 마스크를 식각 마스크로 이용하여 상기 완충층이 노출되도록 상기 보호층 및 상기 활성층을 순차적으로 식각하는 단계; (d) 상기 제1 마스크를 제거한 후 식각된 상기 활성층, 상기 보호층 및 상기 완충층의 일부분을 피복하여 상기 활성층 및 상기 보호층보다 넓은 폭을 갖는 제2 마스크를 형성하는 단계; (e) 상기 제2 마스크로 피복되지 않은 곳에만 선택적으로 제1 전류차단층 및 제2 전류차단층을 순차적으로 형성하는 단계; 및 (f) 상기 제2 마스크를 제거한 후 상기 결과물의 전체 상부면에 클래드층 및 콘택층을 순차적으로 형성하는 단계를 포함하여 이루어진 반도체 광소자의 제조방법
|
| 2 |
2
제 1 항에 있어서, 상기 단계(a)에서, 상기 활성층으로서 다중 양자우물 구조(MQW), InGaAsP 또는 SCH(Separate Confinement Heterostructure)를 형성하는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 3 |
3
제 1 항에 있어서, 상기 단계(a)에서, 상기 활성층은 단일 모드가 형성되도록 3000Å 내지 4000Å의 두께 범위로 형성되는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 4 |
4
제 1 항에 있어서, 상기 단계(b)에서, 상기 제1 마스크는 80㎛ 내지 120㎛ 간격으로 1
|
| 5 |
5
제 1 항에 있어서, 상기 단계(c)에서, 상기 완충층의 소정 깊이까지 식각되는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 6 |
6
제 1 항에 있어서, 상기 단계(d)에서, 상기 제2 마스크의 폭은 p/n 동종접합면의 폭에 따라 결정되는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 7 |
7
제 1 항에 있어서, 상기 단계(d)에서, 상기 제2 마스크는 3㎛ 내지 8㎛의 폭을 갖도록 형성되는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 8 |
8
제 1 항에 있어서, 상기 단계(e)에서, 상기 제1 전류차단층은 1E5Ωㆍ㎝ 내지 1E9Ωㆍ㎝의 비 저항을 갖도록 형성되는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 9 |
9
제 1 항에 있어서, 상기 단계(e)에서, 상기 제1 전류차단층은 상기 활성층의 높이보다 높게 형성되는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 10 |
10
제 9 항에 있어서, 상기 제1 전류차단층은 7000Å 내지 9000Å의 두께 범위로 형성되는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 11 |
11
제 1 항에 있어서, 상기 단계(e)에서, 상기 제1 전류차단층은 유기금속 화학기상증착법(MOCVD)으로 철(Fe)이 첨가된 반절연성 InP를 이용하여 형성되는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 12 |
12
제 1 항에 있어서, 상기 단계(e)에서, 상기 제2 전류차단층은 2000Å 내지 4000Å의 두께 범위로 형성되는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 13 |
13
제 1 항에 있어서, 상기 단계(f)에서, 상기 클래드층의 형성 시 평탄화시키는 것을 특징으로 하는 반도체 광소자의 제조방법
|
| 14 |
13
제 1 항에 있어서, 상기 단계(f)에서, 상기 클래드층의 형성 시 평탄화시키는 것을 특징으로 하는 반도체 광소자의 제조방법
|
