| 1 |
1
다중 DAC 장치의 동기화 방법에 있어서,MUX DAC 장치에 클럭을 입력하는 단계;상기 클럭을 제1 클럭과 제2 클럭으로 나누는 단계;상기 제1 클럭과 상기 제2 클럭 사이의 위상 차이를 D 플립플롭으로 전달하는 단계; 및상기 위상 차이를 처리하여 상기 제1 클럭과 상기 제2 클럭을 동기화하는 단계를 포함하고,상기 위상 차이를 처리하여 상기 제1 클럭과 상기 제2 클럭을 동기화하는 단계는,DCM(Digital Clock Manager)를 통해 상기 제1 클럭과 같은 DCM 클럭을 출력하여 상기 D 플립플롭의 클럭으로 입력하고, 상기 DCM 클럭의 주기를 단계적으로 지연하는 단계를 포함하는, 다중 DAC 장치의 동기화 방법
|
| 2 |
2
제1항에 있어서,상기 클럭을 제1 클럭과 제2 클럭으로 나누는 단계는,상기 MUX DAC 장치 내부의 클럭 디바이더를 통해 상기 클럭의 래칭(Latching) 타이밍을 교차적으로 이용하여 상기 제1 클럭과 상기 제2 클럭으로 나누는 단계를 포함하는 것을 특징으로 하는 다중 DAC 장치의 동기화 방법
|
| 3 |
3
제1항에 있어서,상기 제1 클럭과 상기 제2 클럭 사이의 위상 차이를 D 플립플롭으로 전달하는 단계는,위상 감산기를 이용하여 상기 제1 클럭과 상기 제2 클럭 사이의 위상 차이를 구하는 단계를 포함하는 것을 특징으로 하는 다중 DAC 장치의 동기화 방법
|
| 4 |
4
제3항에 있어서,상기 위상 감산기는,상기 제1 클럭과 상기 제2 클럭의 동작이 교차할 때마다 상기 위상 차이를 디지털 신호로 나타내고, 상기 디지털 신호를 상기 D 플립플롭으로 전달하는 것을 특징으로 하는 다중 DAC 장치의 동기화 방법
|
| 5 |
5
삭제
|
| 6 |
6
제1항에 있어서,상기 DCM은, 상기 D 플립플롭의 출력이 0이 될 때까지 상기 DCM 클럭의 주기를 단계적으로 지연하는,다중 DAC 장치의 동기화 방법
|
| 7 |
7
제1항에 있어서,상기 위상 차이를 처리하여 상기 제1 클럭과 상기 제2 클럭을 동기화하는 단계는,상기 DCM 클럭의 주기의 지연 횟수를 이용하여 상기 제1 클럭과 상기 제2 클럭의 위상 차이를 구하는 단계; 및,위상 시프터(Phase Shifter)를 이용하여 상기 제1 클럭과 상기 제2 클럭을 동기화 하는 단계를 더 포함하는 것을 특징으로 하는 다중 DAC 장치의 동기화 방법
|
| 8 |
8
제1항에 있어서,상기 제1 클럭과 상기 제2 클럭은 입력 데이터 클럭으로 사용되는 것을 특징으로 하는 다중 DAC 장치의 동기화 방법
|
| 9 |
9
다중 DAC 장치의 동기화 시스템에 있어서,클럭을 수신하여 상기 클럭을 제1 클럭과 제2 클럭으로 나누는 한 쌍의 MUX DAC 장치;상기 제1 클럭과 상기 제2 클럭 사이의 위상 차이를 구하는 위상 감산기;상기 위상 차이를 수신하는 D 플립플롭;상기 D 플립플롭의 출력을 이용하여 상기 제1 클럭과 상기 제2 클럭을 동기화하는 위상 시프터; 및상기 D 플립플롭의 클럭으로 입력되는 DCM 클럭을 생성하는 DCM(Digital Clock Manager)를 포함하고,상기 DCM은,상기 제1 클럭과 같은 상기 DCM 클럭을 출력하여 상기 D 플립플롭의 클럭으로 입력하고, 상기 DCM 클럭의 주기를 단계적으로 지연하는,는 다중 DAC 장치의 동기화 시스템
|
| 10 |
10
삭제
|
| 11 |
11
제9항에 있어서,상기 DCM은,상기 DCM 클럭의 주기를 상기 D 플립플롭의 출력이 0이 될 때까지 단계적으로 지연시키는 것을 특징으로 하는 다중 DAC 장치의 동기화 시스템
|
| 12 |
12
제11항에 있어서,상기 위상 시프터는 상기 DCM 클럭이 지연된 횟수를 이용하여 상기 제1 클럭과 상기 제2 클럭의 위상 차이를 구하고, 상기 제1 클럭과 상기 제2 클럭을 동기화하는 것을 특징으로 하는 다중 DAC 장치의 동기화 시스템
|
