| 1 |
1
고속으로 전송되는 2진 데이터 비트를 리타이밍하는데 있어서, 외부에서 입력되는 클럭 펄스를 이용하여 n(n은 자연수)개의 위상을 가진 n개의 다중 위상 클럭 펄스를 생성하는 다중 위상 클럭 펄스 생성수단(201) ; 상기 다중 위상 클럭 펄스 생성 수단(201)에서 생성한 다중 위상 클럭 펄스를 입력하여 n개의 다중 위상 클럭 펄스 중에서 외부에서 입력되는 데이터 비트 간격(unit interval)의 중앙에 근접하여 천이가 발생되는 클럭 펄스 1개 이상 선택하기 위한 제어 신호를 출력하는 리타이밍 클럭 펄스 선택 신호 생성 수단(202) ; 상기 다중 위상 클럭 펄스 생성 수단(201)의 다중 위상 클럭 펄스와 상기 리타이밍 클럭 펄스 선택 신호 생성 수단(202)의 리타이밍 클럭 펄스 선택 신호를 입력으로 받아 외부에서 입력된 데이터 비트 간격(unit interval)의 중앙에서 리타이밍 클럭 펄스의 천이가 발생하도록 리타이밍 클럭 펄스를 합성하는 리타이밍 클럭 펄스 합성 수단(203) ; 상기 리타이밍 클럭 펄스 합성 수단(203)의 합성된 리타이밍 클럭 펄스를 이용하여 외부에서 입력된 데이터를 리타이밍하는 데이터 리타이밍 수단(204)을 구비하는 것을 특징으로 하는 고속 디지털 데이터 리타이밍 장치
|
| 2 |
2
제1항에 있어서, 외부에서 입력되는 데이터의 위상이 외부에서 입력되는 클럭 펄스의 위상에 대해서 양(음)의 값으로 외부에서 입력되는 클럭 펄스의 한 주기 이상으로 천천히 변할 때에(wandre)이를 흡수하여 슬립이 발생하지 않도록 하며, 상기 리타이밍 클럭 펄스 합성 수단(203)의 합성된 리타이밍 클럭 펄스로 리타이밍된 데이터를 외부에서 입력되는 클럭 펄스로 다시 리타이밍하여 최종저긍로 리타이밍된 데이터가 외부에서 입력되는 클럭 펄스의 위상에 동기 되게 하는 완충 버퍼(elastic buffer) 수단(205)을 더 구비하는것을 특징으로 하는 고속 디지털 데이터 리타이밍 장치
|
| 3 |
3
제1항에 있어서, 상기 다중 위상 클럭 펄스 생성 수단(201)은, 1개의 정위상 클럭 펄스와 1개의 역위상 클럭 펄스를 생성하는 적어도 하나 이상의 양위상 클럭 생성 단위 모듈(301내지 30(n/2))을 구비하고 있는 것을 특징으로 하는 고속 디지털 데이터 리타이밍 장치
|
| 4 |
4
제3항에 있어서, 상기 양위상 클럭 생성 단위 모듈(301 내지 30(n/2))은, 첫번째 단은 외부 클럭을 입력받아 일정 시간 지연시켜 출력하는 지연부(311) ; 상기 지연부(311)를 통한 출력을 반전시켜 역위상 클럭펄스를 출력하는 제1인버터(321) : 상기 제1인버터(321)를 통한 역위상 출력을 다시 반전시켜 정위상출력으로 출력시키는 제2인버터(322)를 구비하여 이루어지되, 상기의 양위상 클럭생성단위모듈(301)에서 두번째 이후의 양위상 클럭생성단위모듈(302 내지 30(n/2))은 앞선 양위상 클럭생성모듈에서 출력한 정위상 클럭 펄스(DCP1)를 입력으로 받아 지연기를 통하여 지연시킨 후 두개의 인버터를 통하여 1개의 정위상 클럭 펄스(DCP2)와 1개의 역위상 클럭 펄스(DCP2)를 생성하여 다음 단의 클럭입력이 되도록 다단으로 구성한 것을 특징으로 하는 고속 디지털 데이터 리타이밍 장치
|
| 5 |
5
제1항 및 제4항에 있어서, 상기 클럭 선택 신호 생성수단(202)은, 상기 정위상 다중 위상 클럭과 외부에서 입력한 데이터를 입력으로 받아 n/2개의 정위상 다중 클럭 펄스 중에서 외부에서 입력되는 데이터 비트 간격의 중앙에 근접하여 천이가 발생되는 클럭 펄스를 선택하기 위한 제어 신호를 출력하는 정위상 클럭 선택 신호 생성부(501) ; 상기의 역위상 다중 위상 클럭과 외부에서 입력한 데이터를 입력으로 받아 n/2개의 역위상 다중 클럭 펄스 중에서 외부에서 입력되는 데이터 비트 간격의 중앙에 근접하여 천이가 발생되는 클럭 펄스 1개 이상 선택하기 위한 제어 신호를 출력하는 역위상 클럭 선택 신호 생성부(502)를 구비하고 있는 것을 특징으로 하는 고속 디지털 데이터 리타이밍 장치
|
| 6 |
6
제1항에 있어서, 상기 클럭 펄스 선택 신호 생성수단(203)은, 상기 다중 위상 클럭 펄스 생성수단(201)에서 출력한 정위상 클럭 펄스 또는 역위상의 클럭 펄스를 각각 데이터 입력(D)으로 받아 이를 외부에서 입력한 데이터를 클럭 펄스로 이용하여 리타이밍하여 출력하는 적어도 하나이상의 D플립플롭(601, 602, 603,…, 60[(n/2) - 2], 60[(n/2) - 1], 60(n/2)) : 상기 D플립플롭(601, 602, 603,…, 60[(n/2) - 2], 60[(n/2) - 1], 60(n/2))에서 리타이밍하여 출력한 값을 입력으로 하여 외부에서 입력한 데이터의 천이가 검출되었을 때 0을 출력하고 천이가 검출되지 않았을 때 1을 출력하는 클럭펄스선택신호생성부(611 내지 61((n/2)-2)) : 상기 클럭 펄스 선택 신호 생성부에서 출력한 천이 검출 신호를 상기 다중 위상 클럭 펄스 생성수단(201)에서 출력한 정위상 클럭 또는 역위상의 클럭 펄스를 이용하여 리타이밍한후 출력하는 적어도 하나 이상의 D 플립플롭(621, 622, 623, …, 62[(n/2)-2])을 구비하고 있는 것을 특징으로 하는 고속 디지털 데이터 리타이밍 장치
|
| 7 |
7
제6항에 있어서, 상기 D플립플롭(601, 602, 603,…, 60[(n/2) - 2], 60[(n/2) - 1], 60(n/2))과 D플립플롭(621, 622, 623,…, 62[(n/2)-2])은 각각을 다단(Multi-step)으로 구성하도록 한 것을 특징으로 하는 고속 디지털 데이터 리타이밍 장치
|
