| 1 |
1
p형 실리콘기판(1)에 실리콘산화막(2)과 다결정 실리콘층(3)을 형성하고, 콜렉터 함몰층(5)을 정의해서 형성하고, 다결정 실리콘층의 측벽(6)을 형성하고, 실리콘산화막(7)과 실리콘질화막(8), 평탄화 감광막(9)을 순차 형성하고, 평탄화공정으로 함몰층의 홈에는 실리콘질화막(8)을 남기고, 실리콘산화막(7)위의 표면 실리콘질화막만을 식각해내는 공정과열 산화공정으로 다결정 실리콘층(3) 위에만 실리콘산화막(l0)을 더욱 두껍게 형성하고, 비등방성 반응성 이온식각법으로 함몰층의 실리콘질화막(8)과 실리콘산화막(7)을 순차적으로 식각해서, 실리콘질화막과 실리콘산화막의 이중측벽을 형성하는 공정과; 선택적 실리콘에피층(12)을 성장시키고, 표면의 실리콘산화막(10)을 연마정지층으로 사용하여, 실리콘에피층(12)을 평탄화 연마하는 공정과; 실리콘산화막(10)의 일부 식각공정, 실리콘질화막 도포 및 비등방성 반응성 이온식각법으로 실리콘에피층(l2)의 측벽(l3)에 측벽 실리콘질화막(14)을 형성하는 공정과; 측벽 실리콘질화막(14)을 마스크로 실리콘산화막(15)을 실리콘에피층(l2)위에 형성하고, 동시에 콜렉터 다결정 실리콘층(3)위의 실리콘산화막(10)을 더욱 두껍게 형성하는 공정과; 측벽 실리콘질화막(14)을 제거하고, p형 다결정 실리콘층(l6)을 형성하고, 실리콘에피층(l2)위의 실리콘산화막(15)을 연마정지층으로 이용해서 p형 다결정 실리콘층(l6)을 기계적 연마법으로 평탄화하는 공정과; 실리콘산화막(15)을 제거하고, 외인성 베이스 영역을 정의하고, 식각을 통해 외인성 베이스(l6)를 형성하는 공정과; 측벽 실리콘질화막(17)을 형성하고, 실리콘에피층(12)과 p형 다결정 실리콘층(l6)의 불순물 농도 차이에 의한 산화속도 차이를 이용해서 서로 다른 두께의 실리콘산화막(18,l9)을 동시에 열산화방법으로 형성하는 공정과, 측벽 실리콘질화막(17)을 제거하고, 외인성 베이스와 진성 베이스를 연결하는데 저항을 줄이기 위해서 B를 이온주입(20)하는 공정과; 실리콘에피층(12)위에 존재하는 실리콘산화막을 비등방성 반응성 이온 식각으로 식각하고, 세척을 한 후, SiH2C12GeH4-HC1-H2계를 사용한 선택적 화학증착법을 써서 진성 베이스로서 사용될 실리콘-저매늄 에피층(Si1-XGeX)(2l)을 선택적으로 실리콘층(12)이 노출된 활성영역에만 성장시키고, 연속적으로 이어서 에미터층으로 사용될 n-실리콘에피층(22)을 선택적으로 성장시키는 공정과: 베이스와 에미터를 분리하기 위한측벽 실리콘산화막(23)을 형성하는 공정과; 에미터 다결정 실리콘층을 형성하고, 에미터 형상으로 정의하고 식각하여, 에미터(24)를 형성하고, 실리콘산화막(25)을 형성하고, 열처리로 접합을 형성하고 불순물을 활성화시키는 공정과; 접속구멍을 형성하고 금속전극(26,27,28)을 형성하는 공정을 포함하는 자기정렬형 이종접합 쌍극자 트랜지스터의 제조방법
|
