요약 | 본 발명은 n_실리콘기판(1)상에 열산화막(8)이 형성된 제 1 기판과 p++실리콘기판(10)상에 p_에피층(7)이 형성된 제 2 기판을 상호접합하되 상기 p_에피층(7)과 상기 열산화막(8)이 접합되게 하는 단계와, 상기 p++실리콘기판(10)을 식각하여 형성된 제 2 기판과 실리콘(1a) 상부표면에 압저항(2)과 유전체분리용산화막(9)이 형성된 제 4 기판을 상호접합시키되 상기 p_에피층(7)과 상기 유전체분리용산화막(9)이 접합되게 하는 단계와, 제 1 규소막(13)을 마스크로서 사용하여 상기 실리콘기판(1a)을 식각하는 단계와, 상기 압저항(2)에 전극(4)을 형성하고 패시베이션용산화막(14)과 제 2 규소막(2)에 전극(4)을 형성하고 패시베이션용산화막(14)과 제 2 규소막(13a)을 순차로 형성하고 상기 규소막(13,13a)의 다이어프램패턴을 형성하는 단계와, 습식이방성식각에 의해 상기 n_실리콘기판(1)을 식각하여 박막실리콘다이어프램(3)을 형성하는 단계를 포함하는 것이다. |
---|---|
Int. CL | H01L 41/27 (2013.01) |
CPC | H01L 41/332(2013.01) H01L 41/332(2013.01) |
출원번호/일자 | 1019920026629 (1992.12.30) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0091961-0000 (1995.11.22) |
공개번호/일자 | 10-1994-0016713 (1994.07.23) 문서열기 |
공고번호/일자 | 1019950009638 (19950825) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1992.12.30) |
심사청구항수 | 3 |