| 1 |
1
전압제어발진기(VCO)를 출력단에 구비하고 있는 비트동기 장치에 있어서, 입력되는 NRZ 데이타에 천이가 있을 때는 NRZ 데이타 눈모양의 중앙과 상기 전압제어발진기(이하, VCO라함)에서 출력되는 클럭펄스의 상승천이와의 위상관게를 비교하여, VCO에서 출력된 클럭펄스의 상승천이가 상기 입력되는 NRZ 데이타 눈모양의 중앙보다 앞에서 발생하는지 또는 뒤에서 발생하는지를 구분하여 그 결과를 논리레벨(UD,/UD) 및 논리레벨을 래치하기 위한 래치클럭펄스(UDFCP)로 출력하고, NRZ 데이타에서 천이가 없을 때는 논리레벨을 래치하기 위한 래치클럭펄스를 출력하지 아니하며, 상기 입력되는 NRZ 데이타를 상기 VCO에서 출력되는 비트동기된 클럭펄스로 리타이밍하여 출력되는 위상 비교 수단; 상기 위상 비교 수단에서 출력되는 래치클럭퍼스의 주기가 미리 설정된 값보다 작게 되면 상기 위상 비교 수단의 출력을 설정된 주기로 처리하여 출력하고, 상기 위상 비교 수단에서 출력되는 래치클럭펄스의 주기가 미리 설정된 값보다 크게 되면 상기 위상 비교 수단의 출력을 그대로 전달 출력하는 제1위상 및 주파수 비교 이득 제한 수단; 외부에서 입력되는 기준클럭펄스에서 상승 및 하강천이가 발생할 때마다, 동기시 VCO가 출력하는 클럭펄스의 K배(K는 자연수)인 주기를 갖는 기준클럭펄스 주기의 배수와 VCO가 출력하는 클럭펄스 주기의 배수와의 관계를 비교하는 방식으로 주파수를 비교하여, VCO가 출력하는 클럭펄스 주파수가 동기시의 주파수에 비해 높거나 낮은 경우에만 그 결과를 논리레벨(UF,DF)과 논리레벨을 래치하기 위한 래치클럭펄스(UDFCP)를 출력하는 주파수 비교 수단; 상기 주파수 비교 수단에서 출력되는 래치클럭펄스의 주기가 미리 설정된 값보다 작게 되면, 상기 주파수 비교 수단의 출력을 설정된 주기로 처리하여 출력하고, 상기 주파수 비교 수단에서 출력되는 래치클럭펄스의 주기가 미리 설정된 값보다 크게 되면, 상기 주파수 비교 수단의 출력을 그대로 전달 출력하는 제2위상 및 주파수 비교 이득 제한 수단; 상기 주파수 비교 수단에서 출력되는 래치클럭펄스의 주기가 미리 설정된 값보다 크게 되면 PLL 회로를 위상 및 주파수 동기 모드로 바꾸기 위한 주파수 동기신호를 출력하며, 그렇지 않은 경우에는 PLL 회로를 주파수 동기 모드로 바꾸기 위한 주파수 비동기신호를 출력하는 주파수 동기신호 검출수단; 상기 제1위상 및 주파수 비교 이득 제한 수단의 출력신호를 입력받아 상기 주파수 동기신호 검출수단에서 출력하는 주파수 동기신호의 출력유무에 따라 상기 제1위상 및 주파수 비교 이득 제한 수단의 출력신호의 전달을 제어하는 위상차 출력 제어 수단; 주파수 동기가 이루어지기 전까지는 상기 제2위상 및 주파수 제어 수단에서 출력되는 출력신호(UF,DF)만을 저역여파(적분)하고, 주파수 동기가 이루어진 후에는 상기 위상차 출력 제어 수단과 제2위상 및 주파수 비교 이득 제한 수단에서 각각 출력되는 출력신호(UP,DP,UF,DF)를 저역여파(적분)하여 직류를 포함하는 저역 주파수 성분만을 전압(VF)으로 출력하는 저역여파(적분) 수단; 및 상기 VCO에서 구동된 클럭펄스(RCP)를 N(N은 자연수) 분주하여 N 분주 클럭펄스(NCP)를 상기 제1위상 및 주파수 비교 이득 제한 수단과 제2위상 및 주파수 비교 이득 제한 수단에 각각 공급하는 N 분주 수단을 포함하는 것을 특징으로 하는 다단 제어구조를 갖는 고속 비트동기 장치
|
| 2 |
2
제1항에 있어서, 상기 저역여파(분주) 수단은, 상기 위상차 출력 제어 수단과 상기 제2위상 및 주파수 비교 이득 제한 수단의 출력을 입력받도록 연결되어, 주파수 동기 이루어지기 전까지는 상기 제2위상 및 주파수 비교 이득 제한 수단에서 출력되는 출력(UF,DF)만을 상승 및 하강 게수하고, 주파수 동기가 이루어진 후에는 상기 위상차 출력 제어 수단과 제2위상 및 주파수 비교 이득 제한 수단에서 각각 출력되는 출력(UP,DP,UF,DF)을 상승 및 하강 계수하여 저역 주파수 성분만을 디지틀 값으로 출력하는 상승 및 하강 계수 수단; 및 상기 상승 및 하강 게수 수단의 디지틀 출력값을 아날로그 값으로 변환하여 저역 주파수 성분만을 전압(VF)으로 상기 VCO로 출력하는 디지틀/아날로그 변환 수단을 포함하는 것을 특징으로 하는 다단 제어구조를 갖는 고속 비트동기 장치
|
| 3 |
3
제1항에 있어서, 상기 저역여파(적분) 수단은, 입력되는 데이타에 천이가 없으면서 입력되는 기준클럭에도 천이가 없으면, 대칭되게 스윙(swing)시켜 출력하던 출력전압(VF)를 대칭 중앙(center)값으로 안정시켜 상기 VCO로 출력하도록 한 것을 특징으로 하는 다단 제어구조를 갖는 고속 비트동기 장치
|
