쌍극자 트랜지스터에 있어서, 기판(2-1)에 매몰컬렉터(2-2)가 형성되고, 그 매몰컬렉터(2-2) 및 기판(2-1)의 상면에 절연막(2-3)이 형성되어 패터닝된 컬렉터 영역에 컬렉터 박막(2-4)이 형성되며, 상기 컬렉터 박막(2-4)의 상면에만 베이스박막(2-9)이 형성되고, 그 베이스박막(2-9) 및 컬렉터 박막(2-4)의 측면 및 베이스 박막(2-9)의 상면 일부와 접속되는 베이스전극용 전도성박막(2-5)이 형성되며, 그 베이스전극용 전도성박막(2-5)의 상면에 절연막들(2-6,2-7)이 형성됨과 아울러 상기 베이스박막(2-9)의 상면에 패터닝된 부분에 이중의 측벽절연막들(2-8,2-10)이 형성되고, 그 이중 측벽절연막(2-8,2-10)에 의해서 자기 정렬되는 에미터용 전도성박막(2-11)이 상기 베이스박막(2-9)의 상면에 형성되어 구성된 것을 특징으로 하는 쌍극자 트랜지스터

규소기판(1)에 불순물 이온주입과 열처리로 매몰 컬렉터(2)를 형성하고 제1 절연막(3)을 도포하고 감광막을 마스크로 상기 제1 절연막(3)을 식각한 후 노출된 규소영역에만 선택적으로 컬렉터 박막(4)을 성장시키는 공정과; 제2 절연막(5)을 형성하고 상기 제1 절연막(3)상에 있는 상기 박막들(4,5)을 제거하고, 베이스 전극용 제1 전도성 박막(6), 제3 절연막(7), 제4 절연막(8)을 차례로 도포하고, 감광막을 마스크로 사용하여 상기 박막들(6,7,8)을 차례로 식각하는 공정과; 제5 절연막(9)을 도포하고 비등방성 식각으로 제1 측벽절연막(9)을 형성하고, 상기 제2 절연막(5)을 습식식각으로 제거하는 공정과; 노출된 상기 컬렉터 박막(4)과 상기 제1 전도성박막(6)상에만 선택적으로 제2 전도성 박막(10)을 성장하고, 제 6 절연막을 도포하고 비등방성식각으로 제2 측벽절연막(11)을 형성하는 공정과; 에미터용 제3 절연막박막(12)을 성장하고 감광막을 마스크로 사용하여 그것을 식각하는 공정과; 제7 절연막(13)을 도포하고, 에미터, 베이스, 컬렉터 금속접촉 영역을 정의하기 위해 상기 제7 절연막(13)을 식각하고, 그 위에 금속(14)을 증착한 후 식각으로 금속배선을 정의하는 공정을 포함하는 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제1 절연막(3)은 규소산화막인 쌍극자 트랜지스터의 제조방법

제3항에 있어서, 상기 제1 절연막(3)의 식각공정과 상기 컬렉터 박막(4)의 성장공정 사이에 상기 제1 절연막(3)의 측면에 측벽질화막을 형성하는 공정을 부가적으로 포함하는 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제2절연막(5)은 산화막인 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제2절연막(5)은 산화막과 질화막의 이중박막구조인 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제1 전도성박막(6)은 금속성 실리사이드 박막인 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제1 전도성박막(6)은 이온주입이나 불순물 확산에 의해 불순물이 첨가되거나 또는 박막성장과 동시에 불순물이 첨가된 다결정 규소박막인 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제1 전도성박막(6)은 불순물이 첨가된 다결정 규소박막과, 그 위에 형성되는 금속성 실리사이드 박막으로 이루어지는 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 제3 절연막(7)은 규소열산화막, 증착규소 산화막, 또는 n-p-n 소자인 경우 BSG(Boron Silica Glass), p-n-p소자인 경우 PSG (Phosphorous Silica Glass) 중 하나이고, 상기 제4절연막(8)은 질화막인 쌍극자 트랜지스터의 제조방법

제 2 항에 있어서, 상기 제 1 측벽절연막(9)은 질화막이고, 상기 제 2 측벽절연막(11)은 규소산화막인 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제1 전도성박막(6), 상기 제3 절연막(7), 상기 제4 절연막(8)의 식각공정이 완료된 후 상기 컬렉터박막(4)에 이온주입을 수행하는 공정을 부가적으로 포함하는 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제2 전도성박막(10)은 규소저매늄박막인 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제2 전도성박막(10)은 규소저매늄 박막과, 그 위에 형성된 규소박막으로 이루어지는 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제2 전도성박막(10)은 규소박막과, 그 위에 차례로 형성된 규소저매늄 박막 및 규소박막으로 이루어지는 쌍극자 트랜지스터의 제조방법

제13항 내지 제15항 중 어느 한 항에 있어서, 상기 규소저매늄 박막은 불순물이 1018cm-3 이상으로 첨가되는 쌍극자 트랜지스터의 제조방법

제13항 내지 제15항 중 어느 한 항에 있어서, 상기 규소저매늄 박막은 불순물이 첨가되지 않은 제1 규소저매늄 박막과, 그 위에 형성된 그리고 불순물이 1018cm-3 이상으로 첨가된 제2 규소저매늄 박막으로 이루어지는 쌍극자 트랜지스터의 제조방법

제13항 내지 제15항 중 어느 한 항에 있어서, 상기 규소저매늄 박막은 불순물이 첨가되지 않은 제1 규소저매늄 박막과, 그 위에 형성된 그리고 불순물이 1018cm-3 이상으로 첨가된 제2 규소저매늄 박막과, 상기 제 2 규소저매늄 박막 위에 형성된 그리고 불순물이 첨가되지 않은 제3 규소 저매늄 박막으로 구성되는 쌍극자 트랜지스터의 제조방법

제18항에 있어서, 상기 규소저매늄 박막 내의 저매늄 함량분포를 30%이하로 일정하게 하거나, 아래부분에서 위부분으로 30%이하에서 0%로 선형적으로 변화시키거나, 아래부분에서 위부분으로 30%이하에서 일정하다가 다시 30%이하에서 0%로 선형적으로 변화시키거나, 아래부분에서 위부분으로 0%에서 30%이하로 선형적으로 증가를 시키다가 다시 30%이하에서 0%로 선형적 감소를 시키는 방법들중 하나로 저매늄 함량분포를 변화시켜서 상기 규소저매늄박막을 성장시키는 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제3 전도성박막(12)은 1020cm-3 이상의 불순물농도를 가진 다결정 규소박막인 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제3 전도성박막(12)은 단결정 규소박막인 쌍극자 트랜지스터의 제조방법

제21항에 있어서, 상기 제3 전도성박막(12)의 성장공정은 불순물농도가 1018 cm-3 이하인 단결정규소박막을 성장하고 윗부분만을 이온주입으로 오믹접촉이 되게 불순물 농도가 1020cm-3 이상의 고불순물농도를 형성하는 공정을 포함하는 쌍극자 트랜지스터의 제조방법

제2항에 있어서, 상기 제3 전도성박막(12)은 불순물 농도가 1018cm-3 이하인 단결정규소박막과, 그 위에 형성된 불순물 농도가 1020cm-3 이상의 다결정 규소박막으로 이루어지는 쌍극자 트랜지스터의 제조방법

규소기판(1)에 불순물 이온주입과 열처리로 매몰 컬렉터(2)를 형성하고 제1 절연막(3)을 도포하고 감광막을 마스크로 상기 제1 절연막(3)을 식각한 후 노출된 규소영역에만 선택적으로 컬렉터 박막(4)을 성장시키는 공정과; 상기 컬렉터 박막(4)의 표면을 열산화시켜 제3 절연막(5)을 형성하고, 베이스 전극용 제1 전도성박막(6), 제3 절연막(7), 제4 절연막(8)을 차례로 도포하고, 감광막을 마스크로 사용하여 상기 박막들(6,7,8)을 차례로 시각하는 공정과; 제5 절연막(9)을 도포하고 비등방성 식각으로 제1 측벽절연막(9)을 형성하고, 상기 제2 절연막(5)을 습식식각으로 제거하는 공정과; 노출된 상기 컬렉터 박막(4)과 상기 제1 전도성박막(6)상에만 선택적으로 제2 전도성 박막(10)을 성장하고, 제6 절연막을 도포하고 비등방성식각으로 제2 측벽절연막(11)을 형성하는 공정과; 에미터용 제3 전도성박막(12)을 성장하고 감광막을 마스크로 사용하여 그것을 식각하는 공정과; 제7 절연막(13)을 도포하고, 에미터, 베이스, 켈렉터 금속접촉 영역을 정의하기 위해 상기 제7 절연막(13)을 식각하고, 그 위에 금속(14)을 증착한 후 식각으로 금속 배선을 정의하는 공정을 포함하는 쌍극자 트랜지스터의 제조방법