맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

병행처리구조를이용한PCM경로의다중채널HDLC데이터고속처리장치

  • 기술번호 : KST2015100571
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 이 장치가 시간스위치(Time Switch)와 PCM(Pulse Code Modulation) 경로로써 연결되고, 상위 프로세서와는 상위 프로세서버스로써 정합되어 HDLC(High-lveel Data Link Control) 데이터를 상위 프로세서의 명령에 따라 가공하여 시간스위치와 미리 약속된 여러개의 TS(Time Slot)에 동시에 송수신하고, 마이크로프로세서들이 병행처리 구조로 구성되어 서로 통신은 하되 각각 독립적으로 기능을 수행하여, HDLC 데이터를 고속으로 처리하는 장치를 제공하는데 그 목적이 있다.본 발명은 상기 목적을 달성하기 위해 상위 프로세서 정합부, 범용 프로세서 및 주변회로부 공통 기억장치, 단일칩 프로세서 및 주변회로부, HDLC 처리부 PCM 정합부 등으로 구성되어 있다.
Int. CL H04Q 11/04 (2006.01)
CPC H04Q 11/08(2013.01) H04Q 11/08(2013.01) H04Q 11/08(2013.01)
출원번호/일자 1019920026101 (1992.12.29)
출원인 한국전자통신연구원, 주식회사 케이티
등록번호/일자 10-0097910-0000 (1996.04.04)
공개번호/일자 10-1994-0017939 (1994.07.27) 문서열기
공고번호/일자 1019950013173 (19951025) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1992.12.29)
심사청구항수 1

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
2 주식회사 케이티 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 유득수 대한민국 대전직할시대덕구
2 장길주 대한민국 대전직할시서구
3 장문수 대한민국 대전직할시동구
4 신동진 대한민국 서울특별시종로구
5 이충근 대한민국 대전직할시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전기통신공사 대한민국 서울특별시종로구
2 재단법인한국전자통신연구소 대한민국 대전직할시유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 출원심사청구서
Request for Examination		 1992.12.29 수리 (Accepted) 1-1-1992-0141355-13
2 대리인선임신고서
Notification of assignment of agent		 1992.12.29 수리 (Accepted) 1-1-1992-0141354-67
3 특허출원서
Patent Application		 1992.12.29 수리 (Accepted) 1-1-1992-0141353-11
4 출원인명의변경신고서
Applicant change Notification		 1993.12.17 수리 (Accepted) 1-1-1992-0141356-58
5 출원공고결정서
Written decision on publication of examined application		 1995.09.30 발송처리완료 (Completion of Transmission) 1-5-1992-0047409-90
6 등록사정서
Decision to grant		 1996.01.09 발송처리완료 (Completion of Transmission) 1-5-1992-0047410-36
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 1999.01.20 수리 (Accepted) 4-1-1999-0010652-29
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2000.01.14 수리 (Accepted) 4-1-2000-0005008-66
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.04.09 수리 (Accepted) 4-1-2002-0032774-13
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.03.13 수리 (Accepted) 4-1-2009-5047686-24
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.04.19 수리 (Accepted) 4-1-2010-5068437-23
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.01.10 수리 (Accepted) 4-1-2012-5005621-98
16 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.03.21 수리 (Accepted) 4-1-2012-5058926-38
17 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.06.08 수리 (Accepted) 4-1-2012-5122434-12
18 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.07.31 수리 (Accepted) 4-1-2013-5106568-91
19 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.11 수리 (Accepted) 4-1-2014-5018159-78
20 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

구성된 마이크로 프로세서들이 병행처리 구조로 되어 있어 서로 통신은 하되 각각 독립적으로 기능을 수행하고, 본 장치는 시간스위치와 PCM 경로로서 연결되고, 상위 프로세서와는 상위 프로세서 버스로써 정합되어 HDLC 데이터를 상위 프로세서 명령에 따라 고속으로 가공하여 시간스위치와 미리 약속된 여러개의 TS에 동시에 송수신하기 위하여, 상위 프로세서 정합수단(110)과 범용 프로세서 및 주변 회로수단(120)과 공통 기억수단(130)과 단일칩 프로세서 및 주변 회로수단(140)과 HDLC 처리수단(150)과 PCM 정합수단(160)과 클럭공급 및 리셋 회로수단(170)을 구비하고, 상위 프로세서 정합수단(110)은 범용 프로세서및 주변 회로수단(120)와 정합되어 범용 프로세서와 상위 프로세서간 제어신호를 송수신하여, 범용 프로세서 및 주변 회로수단(120)은 상위 프로세서의 제어신호를 수신하여 공통기억수단(130)을 통하여 단일칩 프로세서 및 주변회로수단(140)이 일정한 기능을 수행케 하고 본 장치의 전반적인 동작상태를 상위 프로세서에 송신하고, 공통기억수단(130)은 범용 및 단일칩 마이크로 프로세서간에 인터럽트 방식의 통신을 제공하며, 단일 칩 프로세서 및 주변 회로수단(140)은 범용 마이크로 프로세서에 의한 명령에 따라서 HDLC 처리수단(150)에서 들어온 HDLC 데이터를 고속으로 가공하여 다시 HDLC 처리수단(150)에 내보내고, HDLC처리수단(150)은 단일칩 프로세서 및 주변 회로수단(140)의 명령에 따라서 정해진 TS에 HDLC 데이터를 송수신하며, PCM 정합수단(160)은 PCM 경로를 통하여 시간스위치와 HDLC 처리수단(150)을 연결시키고, 클럭공급 및 리셋회로수단(170)은 범용 및 단일칩 마이크로 프로세서에서 사용되는 여러가지 클럭들을 발생시켜 공급하고 전원을 처음 켤때 그 마이크로 프로세서들을 리셋시키도록 하여, 범용프로세서 및 주변회로수단(120)과 단일칩 프로세서 및 주변 회로수단(140)이 병행처리 구조로 구성되어 공통 기억수단(130)을 통하여 제어신호를 서로 통신하여 그 제어신호에 관계되는 기능도 하면서 서로 독립적인 기능을 수행하는 것을 특징으로 하는 병행처리 구조를 이용한 PCM 경로의 다중채널 HDLC 데이터 고속처리장치

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.