| 1 |
1
제1 전원(Vdd)과 제2 전원(Vss) 사이에서 출력측(outn, otp)과 상기 제1 전원(Vdd) 사이에 부하저항(R1, R2)이 각각 연결되고, 상기 각 부하저항에 드레인이 연결되고 상기 제2 전원(Vss)에 소오스가 각각 연결되는 제1, 제2 트랜지스터(M1, M2)를 통해 입력되는 신호를 증폭하여 이득을 얻는 증폭기에 있어서, 증폭기의 바이어스 소오스를 위해 상기 제1, 제2 트랜지스터(M1, M2)의 각 소오스에 연결된 제4, 제5 트랜지스터(M4, M5)와; 상기 제1, 제2 트랜지스터(M1, M2)의 소오스 사이에 삽입되어 교류를 커플링 하기 위한 제1, 제2 교류 커플링용 캐패시터(C1, C2)와; 상기 제1 및 제2 교류 커플링용 캐패시터(C1, C2)의 각 일측에 상기 캐패시터(C1, C2)의 바이어스용으로 삽입 연결되는 제1,제2 캐패시터 바이어스용 소자 저항(R3, R4)과; 및 상기 제1 제2 교류 커플링용 캐패시터(C1, C2)와 상기 제1, 제2 소자 저항(R3, R4)에 각각 연결되어 게이트의 입력전압에 따라 이득을 결정하는 가변이득용 제 3 트랜지스터(M3)로 구성되어, 출력측에 고 주파수의 교류 전압만이 증폭되어 가변 이득을 얻을 수 있도록 하는 것을 특징으로 하는 고주파수 가변 이득 제어 증폭기
|
| 2 |
2
제1항에 있어서, 상기 제1, 제2 트랜지스터(M1, M2)의 각 출력을 교류 커플링 캐패시터 없이 다음 단의 제8, 제9 트랜지스터(M8, M9)의 각 게이트에 입력시키고, 그 입력되어 증폭된 신호가 제8, 제9 트랜지스터(M8, M9)를 통해 출력되도록 종속으로 다단 연결되어 큰 이득의 변화를 얻을 수 있는 것을 특징으로 하는 고주파수 가변이득 제어 증폭기
|
| 3 |
3
제1 전원(Vdd)과 제2 전원(Vss) 사이에서 출력측(outn, outp)과 상기 제1 전원(Vdd) 사이에 부하 저항(R1, R2)이 각각 연결되고, 상기 각 부하저항에 드레인이 연결되고 상기 제2 전원(Vss)에 소오스가 각각 연결되는 제1, 제2 트랜지스터(M1, M2)를 통해 입력되는 신호를 증폭하여 이득을 얻는 증폭기에 있어서, 증폭기의 바이어스 소오스를 위해 상기 제1, 제2 트랜지스터(M1,M2)의 각 소오스에 연결된 제4, 제5 트랜지스터(M4, M5)와; 상기 제1 제2 트랜지스터(M1,M2)의 소오스 사이에 삽입되어 교류를 커플링 하기 위한 교류 커플링용 캐패시터(C3)와; 및 상기 제1, 제2 트랜지스터(M1, M2)의 각 소오스에 연결되고 상기 제3 캐패시터(C3)를 중심으로 양측에 각각 연결되어 공통 게이트 입력전압에 따라 이득을 결정하는 제6, 제7 트랜지스터(M6, M7)로 구성되어, 출력측에 고 주파수의 교류 전압만이 증폭되어 가변 이득을 얻을 수 있도록 하는 것을 특징으로 하는 고주파수 가변이득 제어 증폭기
|
| 4 |
4
제3항에 있어서, 상기 제1, 제2 트랜지스터(M1, M2)의 각 출력을 교류 커플링 캐패시터 없이 다음 단의 제13, 제14 트랜지스터(M13, M14)의 각 게이트에 입력시키고, 그 입력되어 증폭된 신호가 제13, 제14 트랜지스터(M13, M14)를 통해 출력되도록 종속으로 다단 연결되어, 큰 이득의 변화를 얻을 수 있는 것을 특징으로 하는 고주파수 가변이득 제어 증폭기
|
