| 1 |
1
매립형 P형(3)과 n(+)층(8)이 형성된 반절연 갈륨비소기판(1)위에 절연막(4)이 선택적으로 증착되어 있고, 게이트와 소스 및 드레인 사이에는 상기 절연막(4)과 접촉하여 일차측벽(7) 및 이차측벽(9)이 형성되어 있으며, 상기 n(+)층(8)과 접촉하여 소스와 드레인 부분에는 AuGe/Ni층(11)이 형성되고 게이트 부분에는 Ti/Pt/Au의 게이트 금속(10)이 형성되어 있고, 그 위에 절연막(13)과 연결금속선(14)이 차례로 형성된 구조로 되어 상기 이중측벽의 두께로 게이트 길이를 작게함으로써 고속 및 저잡음 특성을 향상시킬 수 있도록 한 것을 특징으로 하는 이중측벽 기술에 의한 BPLDD 구조의 금속-반도체 전계효과트랜지스터
|
| 2 |
2
이온주입법으로 반절연 갈륨비소기판(1)에 활성층(2)과 매립형 P형(3)을 형성하고 표면 보호를 위한 절연막(4)과 임시게이트 형성을 위한 알루미늄막(5a)을 차례로 증착하는 제1공정과; 광사진전사 기술로 임시게이트(5b)를 형성하고 LDD 구조 형성을 위해 상기 임시게이트(5b)를 이용한 이온주입으로 n(-)층(6)을 형성하는 제2공정과; 절연막을 증착 및 식각하여 일차측벽(7)을 형성하고 상기 일차측벽(7)을 이용한 이온주입에 의해 소스와 드레인 부분에 자기정합으로 n(+)형(8)을 형성하는 제3공정과; 임시 게이트(5b)를 제거하고 절연막을 증착 및 식각하여 이차측벽(9)을 형성하며 불순물 활성화를 위한 열처리후 게이트 부분의 절연막(4)을 제거하고 Ti/Pt/Au의 게이트금속(10)을 증착하여 게이트를 형성하는 제4공정과; 소스와 드레인 부분의 절연막(4)을 제거한 뒤 AuGe/Ni층(11)의 형성 및 열처리를 하여 저항성 접합을 형성하며 평탄화를 위해 절연막(12)을 증착 및 식각하고 게이트를 평탄화 식각하는 제5공정과; 일차 연결금속선을 위해 절연막(13)을 증착하고 접촉창을 형성한 다음 Ti/Au의 금속을 증착한 뒤 패턴형성과 이온 밀링을 하여 연결 금속선(14)을 형성하는 제6공정으로 이루어지는 것을 특징으로 하는 이중측벽 기술에 의한 BPLDD 구조의 금속-반도체 전계효과트랜지스터의 제조방법
|
| 3 |
3
제1항에 있어서, 임시게이트(5b)에 의해 형성된 일차측벽(7)과, 습식식각에 의한 상기 임시게이트(5b)의 제거에 의해 형성된 이차측벽(9)을 갖는 것을 특징으로 하는 이중측벽 기술에 의한 BPLDD 구조의 금속-반도체 전계효과트랜지스터
|
| 4 |
4
제2항에 있어서, 상기 n(-)층(6)형성을 위한 이온주입시에는 임시게이트(5b)를 마스크로 이용하고, 상기 n(+)층(8)형성을 위한 이온주입시에는 일차측벽(7)을 마스크로 이용하도록 한 것을 특징으로 하는 이중측벽 기술에 의한 BPLDD 구조의 금속-반도체 전계효과트랜지스터의 제조방법
|
| 5 |
5
제2항에 있어서, 상기 제3공정의 일차측벽(7)은 절연막을 질소와 3%의 실란을 혼합한 알곤과 산소의 혼합가스 분위기에서 0
|
| 6 |
6
제2항에 있어, 상기 제4공정의 이차측벽(9)은 상기 일차측벽(7)과 동일한 방법으로 형성하되, 두께의 한계는 임시게이트(5b) 길이의 절반보다 작아야 하며 1/3의 크기로 하도록 한 것을 특징으로 하는 이중측벽 기술에 의한 BPLDD 구조의 금속-반도체 전계효과트랜지스터의 제조방법
|
| 7 |
7
제2항에 있어서, 상기 제5공정의 절연막(12)은 CF2, C2F6와 산소를 포함하는 혼합가스를 이용한 반응성 이온식각으로 평탄화하고, 게이트 노출시에는 알곤과 CF4를 가스로 이용하는 반응성 이온선 식각으로 평탄화하도록 한 것을 특징으로 하는 이중측벽 기술에 의한 BPLDD 구조의 금속-반도체 전계효과트랜지스터의 제조방법
|
| 8 |
8
제2항에 있어서, 이중측벽과 반응성 이온식각으로 평탄화 및 자기정합형 저항성 접합을 동시에 하도록 한 것을 특징으로 하는 이중측벽 기술에 의한 BPLDD 구조의 금속-반도체 전계효과트랜지스터의 제조방법
|
