맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

비디오 인코더의 비트율 제어 장치 및 그 방법

  • 기술번호 : KST2015100788
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 병렬처리 구조를 갖는 비디오 인코더의 비트율 제어 장치 및 그 방법에 관한 것으로서, 고선명 TV와 같이 매우 큰 화면을 MPEG 비디오 인코더 시스템으로 구현할 때는 주로 병렬처리 구조로 구현되며, 이러한 병렬처리 구조의 비디오 인코더 시스템을 위한 비트율 제어기의 구현은 병렬로 구현된 비디오 인코더의 비디오 인코딩 모듈 내에 위치하여 각 비트율 제어기 간에 서로 정보를 주고 받아 비트율 제어를 수행함으로써, 병렬처리를 위한 프로세서 통신 접속부의 회로 및 신호 처리기의 프로그램을 수정하여 병렬처리 단위의 개수에 상관없이 필요한 만큼 병렬로 동작시킬 수 있으며, 병렬처리를 고려하지 않고 설계된 프로세서도 이용할 수 있으며, 각 분할 화면 인코딩 모듈 내에 존재하여 분할 화면 인코딩 모듈이 독립된 비디오 인코더로 동작할 경우에도 하드웨어를 수정하지 않고 그대로 사용할 수 있는 효과가 있다.
Int. CL H04N 19/436 (2014.01) H04N 21/2662 (2014.01)
CPC H04N 19/146(2013.01) H04N 19/146(2013.01)
출원번호/일자 1019970063599 (1997.11.27)
출원인 한국전자통신연구원, 주식회사 케이티
등록번호/일자 10-0249830-0000 (1999.12.28)
공개번호/일자 10-1999-0042704 (1999.06.15) 문서열기
공고번호/일자 (20000315) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1997.11.27)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
2 주식회사 케이티 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 장현식 대한민국 대전광역시 서구
2 이영선 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
2 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 주식회사 케이티 대한민국 경기도 성남시 분당구
2 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 출원심사청구서
Request for Examination		 1997.11.27 수리 (Accepted) 1-1-1997-0200165-35
2 대리인선임신고서
Notification of assignment of agent		 1997.11.27 수리 (Accepted) 1-1-1997-0200164-90
3 특허출원서
Patent Application		 1997.11.27 수리 (Accepted) 1-1-1997-0200163-44
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 1999.01.20 수리 (Accepted) 4-1-1999-0010652-29
5 등록사정서
Decision to grant		 1999.12.04 발송처리완료 (Completion of Transmission) 9-5-1999-0371740-60
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2000.01.14 수리 (Accepted) 4-1-2000-0005008-66
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.04.09 수리 (Accepted) 4-1-2002-0032774-13
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.03.13 수리 (Accepted) 4-1-2009-5047686-24
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.04.19 수리 (Accepted) 4-1-2010-5068437-23
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.01.10 수리 (Accepted) 4-1-2012-5005621-98
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.03.21 수리 (Accepted) 4-1-2012-5058926-38
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.06.08 수리 (Accepted) 4-1-2012-5122434-12
16 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.07.31 수리 (Accepted) 4-1-2013-5106568-91
17 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.11 수리 (Accepted) 4-1-2014-5018159-78
18 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

병렬처리 구조를 가지는 비디오 인코더의 비트율 제어 장치에 있어서,

비트율 핵심 기능을 수행하는 디지털 신호처리 프로세서(DSP);

동작에 필요한 상기 비트율 제어 알고리즘을 내장한 메모리부;

상기 DSP의 동작 속도를 결정하는 클럭 발생부;

상기 프로세서의 기본 동작을 수행할 수 있도록 하는 리셋 회로부;

상기 DSP의 신호를 받아 외부신호와의 접속과 프로세서간의 통신 접속을 하는 외부신호 접속부;

상기 프로세서간의 통신을 연결하는 프로세서 통신 접속부를 포함하는 것을 특징으로 하는 비디오 인코더의 비트율 제어 장치

2 2

비트율 핵심 기능을 수행하는 디지털 신호처리 프로세서, 동작에 필요한 상기 비트율 제어 알고리즘을 내장한 메모리부, 상기 디지털 신호처리 프로세서의 동작 속도를 결정하는 클럭 발생부, 상기 프로세서의 기본 동작을 수행할 수 있도록 하는 리셋 회로부, 상기 디지털 신호처리 프로세서의 신호를 받아 외부신호와의 접속과 프로세서간의 통신 접속을 하는 외부신호 접속부, 상기 프로세서간의 통신을 연결하는 프로세서 통신 접속부를 구비하여 병렬처리 구조의 인코더 시스템의 비트율 제어를 하는데 있어서,

병렬로 구현된 비디오 인코더의 비디오 인코딩 모듈 내에 위치면서 비디오 인코더의 전체 비트율 제어 및 개별 비트율 제어를 수행하는 제 1 과정과;

병렬로 구현된 비디오 인코더의 비디오 인코딩 모듈내에 위치하면서 전체 비트율 제어기로부터 데이터를 전달받아 해당하는 비디오 인코딩 모듈의 비트율만을 제어하는 개별 비트율 제어를 수행하는 제 2 과정을 포함하는 것을 특징으로 하는 비디오 인코더의 비트율 제어 방법

3 3

제 2 항에 있어서, 상기제 1 과정은

전원이 켜지거나 리셋된 경우 비트율 제어 장치는 비트율 제어에 필요한 초기화를 수행하는 제 1 단계와;

초기화가 완료 후 내부 데이터 및 외부 신호 접속부와 프로세서 통신 접속부로부터 얻은 데이터를 이용하여 비트율 제어 기능을 수행하는 제 2 단계와;

통신 접속부로부터 얻은 데이터를 이용하여 비트율 제어 기능을 수행한 후 다른 슬레이브와 데이터를 교환할 시점인가를 판단하는 제 3 단계와;

상기 판단 후 슬레이브와 데이터를 교환할 시점이면 슬레이브 선택신호를 송출하는 동시에 데이터를 교환하는 제 4 단계로 이루어진 것을 특징으로 하는 비디오 인코더의 비트율 제어 방법

4 4

제 2 항에 있어서, 상기 제 2 과정은

전원이 켜지거나 리셋 된 경우 비트율 제어 장치는 비트율 제어에 필요한 초기화를 수행하는 제 1 단계와;

초기화가 완료 후 내부 데이터 및 외부 신호 접속부와 프로세서 통신 접속부로부터 얻은 데이터를 이용하여 비트율 제어 기능을 수행하는 제 2 단계와;

상기 비트율 제어기능 수행 후 마스터 비트율 제어 장치와 데이터를 교환할 시점인지 판단하는 제 3 단계와;

상기 판단 후 마스터 비트율 제어 장치와 데이터를 교환할 시점이면 데이터를 교환하는 제 4 단계와;

마스터 비트율 제어 장치와 데이터 교환을 이루기 위해 마스터에서 현재의 슬레이브 비트율 제어 장치가 선택되었는가를 판단하는 제 5 단계와;

상기 판단 후 선택되었으면 해당 데이터를 송신하거나 수신하여 데이터를 교환하는 제 6 단계로 이루어진 것을 특징으로 하는 비디오 인코더의 비트율 제어 방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.