맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

수동 소자 내장형 멀티 칩 모듈 기판 제조 방법

  • 기술번호 : KST2015100931
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 멀티 칩 모듈 베이스 기판 상에 저항, 커패시터, 인덕터가 형성된 수동 소자 내장형 멀티 칩 모듈 기판 및 그 제조 방법에 관한 것이다. 본 발명은 베이스 기판 위에 전원층, 제 1 신호층, 제 2 신호층, 패드층이 비아 홀을 갖는 절연막을 사이에 두고 순차적으로 형성되는 멀티 칩 모듈 기판에, 제 2 절연막 층 위에 저항과 커패시터를 동시에 형성하며, 제 2 메탈층과 제 3 메탈층에 인덕터가 형성되는 멀티 칩 모듈 기판을 제공함으로써, 기판의 배선 밀도(Interconnect Density)를 높혀 기판의 크기를 소형화할 수 있도록 한 것이다.또한, 상기한 멀티 칩 모듈 기판을 제조함에 있어 절연막으로 벤조 싸이클로 부텐(BCB : Benzocyclobutene)과 질화막(Si3N4)을 사용하고, 저항 물질로 니켈크롬을 사용하여 공정 안정성을 도모한 것이다.멀티 칩 모듈, 커패시터, 인덕터
Int. CL H01L 23/00 (2006.01)
CPC H01L 23/645(2013.01) H01L 23/645(2013.01) H01L 23/645(2013.01)
출원번호/일자 1020000082807 (2000.12.27)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2002-0054112 (2002.07.06) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2000.12.27)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 주철원 대한민국 대전광역시유성구
2 박성수 대한민국 대전광역시유성구
3 백규하 대한민국 대전광역시유성구
4 이희태 대한민국 대전광역시유성구
5 김성진 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 전영일 대한민국 광주 북구 첨단과기로***번길**, ***호(오룡동)(특허법인세아 (광주분사무소))

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2000.12.27 수리 (Accepted) 1-1-2000-0281020-63
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
3 의견제출통지서
Notification of reason for refusal		 2002.06.28 발송처리완료 (Completion of Transmission) 9-5-2002-0237182-90
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
5 명세서 등 보정서
Amendment to Description, etc.		 2002.08.16 보정승인 (Acceptance of amendment) 1-1-2002-0263963-49
6 의견서
Written Opinion		 2002.08.16 수리 (Accepted) 1-1-2002-0263962-04
7 의견제출통지서
Notification of reason for refusal		 2003.02.25 발송처리완료 (Completion of Transmission) 9-5-2003-0062785-96
8 거절결정서
Decision to Refuse a Patent		 2003.05.20 발송처리완료 (Completion of Transmission) 9-5-2003-0182486-20
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

베이스 기판 위에 전원층(제 1 메탈층), 제 2 메탈층, 제 3메탈층이 비아 홀을 갖는 저유전 절연막(110)을 사이에 두고 순차적으로 형성되는 멀티 칩 모듈 기판에 있어서,

상기 전원층과 제 2 메탈층(114) 사이에 커패시터(109-a) 및 저항(109-b)이 동일한 공정에서 함께 형성된 것을 특징으로 하는 멀티 칩 모듈 기판

2 2

제 1 항에 있어서,

상기 저유전 절연막은 이미 제작된 기판에 손상을 주지 않는 온도 범위에서 증착됨으로써, 공정 안정성을 갖는 질화막인 것을 특징으로 하는 멀티 칩 모듈 기판

3 3

베이스 기판 상에 제 1 절연막(102), 전원층(105), 제 2 절연막(106), 저유전 절연막, 제 2 메탈층이 순차적으로 적층되어 있고,

상기 제 2 절연막(106) 위에 저항과 커패시터가 형성되고,

상기 제 2메탈층(114)과 제 3 메탈층에 인덕터가 형성되어 있는 것을 특징으로 하는 멀티 칩 모듈 기판

4 4

제 1 항 또는 제 3 항에 있어서,

상기 저항(109-b)은 니켈크롬(NiCr)으로 형성되는 것을 특징으로 하는 멀티 칩 모듈 기판

5 5

제 1 항 또는 제 3 항에 있어서,

상기 전원층, 제 2 메탈층 및 제 3 메탈층은 씨드 메탈층과 메인 메탈층의 적층 구조인 것을 특징으로 하는 멀티 칩 모듈 기판

6 6

제 5 항에 있어서,

상기 씨드 메탈층은 타이타늄(Ti)과 구리(Cu)가 적층되어 있는 것을 특징으로 하는 멀티 칩 모듈 기판

7 7

제 5 항에 있어서,

상기 메인 메탈층은 구리(Cu)로 형성되는 것을 특징으로 하는 멀티 칩 모듈 기판

8 8

제 1 항 또는 제 3 항에 있어서,

상기 저유전 절연막은 감광성 폴리이미드인 벤조 사이클로 부텐(BCB : Benzocyclobutene)인 것을 특징으로 하는 멀티 칩 모듈 기판

9 9

제 3 항에 있어서,

상기 제 1 절연막 및 제 2 절연막은 이미 제작된 기판에 손상을 주지 않는 온도 범위에서 증착됨으로써, 공정 안정성을 갖는 질화막인 것을 특징으로 하는 멀티 칩 모듈 기판

10 10

베이스 기판(실리콘 웨이퍼) 위에 씨드 메탈로서 타이타늄(Ti) 및 구리(Cu)를 스퍼터 방식으로 증착한 후, 포토 공정으로 도금하려는 전원층을 패터닝하는 제 1 단계;

상기 제 1 단계에서 증착된 구리층을 전기 도금 방식으로 도금하여 감광막을 스트립하고, 씨드 메탈을 식각하여 전원층을 형성하는 제 2 단계;

상기 전원층 상에 비아 홀(Via Hole)을 갖는 절연막을 형성하고, 상기 절연막 위에 감광막으르 도포하고 포토 공정으로 커패시터 전극과 저항을 형성하기 위하여 저항물질 증착층을 패터닝하는 제 3 단계;

상기 감광막위에 저항물질을 증착한후 리프트 오프(Lift-off) 공정을 이용하여 커패시터 전극과 저항을 형성하는 제 4 단계;

상기 저항물질층 위에 비아 홀을 갖는 저유전 절연막, 씨드 메탈층 및 메인 메탈층이 적층된 제 2 메탈층을 형성하는 제 5 단계; 및

상기 제 5 단계와 동일한 공정 순서로 제 3 메탈층을 형성하는 제 6 단계;

를 포함하여 이루어진 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

11 11

제 10 항에 있어서,

상기 제 3 단계에서 형성되는 커패시터 전극은 두께가 0

12 12

제 10 항에 있어서,

상기 저유전 절연막은 감광성 폴리이미드인 벤조 사이클로 부텐(BCB : Benzocyclobutene)인 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

13 13

제 10 항 또는 제 12 항에 있어서,

상기 절연막은 질화막인 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

14 14

제 13 항에 있어서,

상기 질화막(Si3N4)을 증착하는 공정 온도는 상기 벤조 사이클로 부텐이 90% 정도 경화되는 200℃ ∼ 250℃ 범위인 것을 특징으로 하는 멀티 칩 모듈 기판 제조방법

15 15

제 10 항에 있어서,

상기 씨드 메탈층은 스퍼터 방식으로 상온에서 타이타늄(Ti)과 구리(Cu)를 순차적으로 증착하여 형성되는 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

16 16

제 10 항에 있어서,

상기 제 1 메탈층, 제 2 메탈층 및 제 3 메탈층은 전기 도금 방식으로 상온에서 구리를 도금하여 형성되는 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

17 17

제 10 항에 있어서,

상기 제 3 단계는,

상기 저항이 형성될 부분이 개방된 개방부를 갖는 감광막을 상기 절연막 상에 형성한 후, 서멀 에버퍼레이터(Thermal Evaporator) 방식으로 상온에서 니켈크롬을 증착하는 단계; 및

리프트-오프 공정을 통해 상기 감광막과 그 위에 증착된 상기 니켈크롬을 동시에 제거하는 단계;

를 포함하여 이루어진 것을 특징으로 하는 멀티 칩 모듈 기판 제조방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.