요약 | 본 발명은 수신기에 입력되는 수신 신호의 진폭의 왜곡에 의한 수신기 성능 저하를 방지하기 위해 사용하는 AGC(Automatic Gain Control) 회로 및 그 방법에 관한 것으로서, 디지털 AGC 방식을 사용함에 있어서 기존의 디지털 방식의 AGC 회로에서 일반적으로 사용되던 수신신호 검출기(Detector)에서의 검출 특성을 바꾸어 줌으로써 빠른 성능을 가지게 되어 고속 데이터 전송을 위한 버스트 모뎀에 적합한 AGC 회로 설계에 관한 것이다. 본 발명의 동기 AGC회로는, 제어된 이득을 수신 입력 신호에 곱해주는 곱셈기와, 상기 곱한 결과로부터 오는 신호의 크기를 검출하는 이득 검출기와, 상기 검출된 값과 목표 출력치와 비교하는 비교기와, 포착성능을 조절하는 곱셈기와, 정상상태에서 값을 저장하는 적분부와, 그리고 초기값을 더해주는 가산기로 구성된다. 이에 따라, 본 발명은 디지털 방식의 AGC 회로에서 수신 신호 동기 검출기의 검출 특성을 복소수 영역에서 수신 신호의 실수 값을 취하는 것으로써 수신 신호의 크기를 검출한다. 결국, 본 발명은 구현상의 복잡도를 줄이고 고속 데이터 전송에 적합한 실시간 처리를 가능하게 한다. |
---|---|
Int. CL | H04L 27/227 (2006.01) |
CPC | H04L 27/06(2013.01) H04L 27/06(2013.01) |
출원번호/일자 | 1019980048915 (1998.11.14) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0314921-0000 (2001.11.05) |
공개번호/일자 | 10-2000-0032461 (2000.06.15) 문서열기 |
공고번호/일자 | (20020228) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1998.11.14) |
심사청구항수 | 2 |