요약 | 본 발명은, 앞단 연산부의 계산 결과가 뒷단 연산부의 입력으로 사용되도록 다단으로 구성되는 연산장치로서, 절사오차를 보상할 수 있는 연산장치를 제공한다. 본 발명에 따르면, 연산장치의 연산부는 연산의 결과 값이 특정 비트수를 초과하는 경우 초과비트수를 절사하여 연산결과신호를 출력한다. 그 다음 반전부는 연산부의 연산결과신호를 수신하여 상기 연산결과신호를 반전시킨다. 여기서, 연산장치에 포함되는 반전기의 총 개수는 짝수개이다. 본 발명에 따르면, 앞단의 계산 결과가 뒷단의 입력으로 사용되는 다단으로 구성된 연산부에 대하여 각 단의 연산 결과를 절사할 때 발생하는 대칭점 이동 현상으로 인한 음으로의 수준 저하 문제를 간결하고 효과적으로 해결할 수 있다. 또한, 다단의 FIR필터 구조에 적용하는 경우, 출력 파형이 양, 음 대칭을 유지하여 시스템 성능을 유지하는 효과를 제공한다. 다단연산, 절사오차, 절사, 반전기 |
---|---|
Int. CL | G06F 7/06 (2006.01) |
CPC | G06F 7/49905(2013.01) |
출원번호/일자 | 1020030094072 (2003.12.19) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0556602-0000 (2006.02.23) |
공개번호/일자 | 10-2005-0063020 (2005.06.28) 문서열기 |
공고번호/일자 | (20060306) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2003.12.19) |
심사청구항수 | 3 |