요약 | 본 발명은 비동기 클리어(Clear)신호 및 세트(Set)신호를 갖는 플립-플롭(Flip-Flop) 회로에 간한 것으로, 비동기 클리어신호를 갖는 플립-플롭에 클럭과 비동기적으로 발생되는 클리어신호 및 세트신호를 적절히 처리하는 주변회로를 접속시키므로써 사용이 용이한 비동기 클리어신호 및 세트신호를 갖는 플립-플롭 회로에 관한 것이다. |
---|---|
Int. CL | H03K 3/03 (2006.01) |
CPC | H03K 3/037(2013.01) |
출원번호/일자 | 1019960064137 (1996.12.11) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0198801-0000 (1999.03.02) |
공개번호/일자 | 10-1998-0045892 (1998.09.15) 문서열기 |
공고번호/일자 | (19990615) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1996.12.11) |
심사청구항수 | 2 |