외부로부터 시간적 편차를 갖고 입력되는 두 개의 입력신호중 일측 입력신호를 선택하는 단순 2 : 1 선택수단(8); 시스템의 설정 환경에 따라 상기 단순 2 : 1 선택수단(8)이 입력되는 두 개의 신호중 일측신호를 선택하도록 선택 데이터 신호를 상기 단순 2 : 1 선택수단(8)으로 제공하는 선택신호 발생수단(28); 상기 단순 2 : 1 선택수단(8)에서 선택된 데이터를 인가받아 역다중화하기 위한 조절신호를 발생하는 조절신호 발생수단(9); 상기 조절신호 발생수단(9)에서 출력되는 조절신호에 따라 상기 단순 2 : 1 선택수단(8)에서 선택된 데이터를 저속의 데이터로 역다중화시키는 역다중화수단(10); 상기 역다중화수단(10)에서 출력되는 역다중화 데이터를 기준 프레임 동기신호와 기준 클럭에 동기시켜 다중화시키는 다중화수단(12); 및 상기 다중화수단(12)에 기준 프레임 동기신호와 기준 동기클럭을 제공하는 기준신호 발생수단(11)을 구비하는 것을 특징으로 하는 프레임 위상 정렬기

제1항에 있어서, 상기 단순 2 : 1 선택수단(8)은 외부로부터 시간적 편차를 갖고 입력되는 신호들중 동종의 신호들을 각각 입력받아 하나의 선택신호에 의해 일측 입력신호를 선택적으로 출력하는 다수의 2 : 1 멀티플렉서(multiplexer)를 구비하는 것을 특징으로 하는 프레임 위상 정렬기

제1항에 있어서, 상기 역다중화수단(10)은, 상기 단순 2 : 1 선택수단(8)에서 선택된 데이터를 상기 단순 2 : 1 선택수단(8)에서 선택된 클럭역에 따라 6개의 직렬연결된 플립플롭(14A 내지 14F)을 통해 낮은 속도의 병렬 데이터로 만들고, 이를 상기 조절신호 발생수단(9)에서 출력되는 6분주된 클럭에 따라 6개의 병렬연결된 플립플롭(15A 내지 15F)을 통해 리타이밍시키고, 이를 다시 위상이 제어된 시간적 간격을 갖는 클럭이 각각 인가되는 5개의 별도의 플립플롭(16A 내지 16E)들을 통해 위상이 제어되고 낮은 속도의 병렬 데이터로 출력하도록 구성된 것을 특징으로 하는 프레임 위상 정렬기

제1항에 있어서, 상기 조절신호 발생수단(9)은, 3개의 플립플롭(18A 내지 18C)으로 구성되며 선택 클럭역에 따라 입력되는 클럭을 6분주시키는 카운터회로(18); 상기 카운터회로(18)의 출력을 각각 입력받아 선택 클럭에 따라 위상이 다른 클럭신호와 리타이밍 클럭신호를 출력하는 3개의 플립플롭(17A 내지 17C); 및 선택 프레임 싱크신호를 입력받아 선택 클럭역에 따라 데이터를 출력하는 플립플롭(19), 상기 플립플롭(19)의 출력을 입력받아 선택 클럭에 따라 데이터를 출력하는 플립플롭(20), 상기 플립플롭(19)의 반전출력과 상기 플립플롭(20)의 출력을 논리합하여 상기 카운터(18)를 리셋하기 위한 리셋신호를 출력하는 OR게이트(21)로 이루어진 리셋수단을 구비하는 것을 특징으로 하는 프레임 위상 정렬기

제1항에 있어서, 상기 다중화수단(12)은, 상기 역다중화수단(10)에서 출력되는 6개의 역다중 데이터를 입력받아 기준신호 발생부에서 출력되는 기준신호에 따라 다중화신호를 출력하는 6 : 1 멀티플렉서(22); 및 상기 멀티플렉서(22)의 출력을 입력받아 기준 리타이밍 클럭에 따라 리타이밍된 최종 동기 데이터를 출력하는 플립플롭(23)을 구비하는 것을 특징으로 하는 프레임 위상 정렬기

제1항에 있어서, 상기 기준신호 발생수단(11)은, 3개의 플립플롭(24A 내지 24C)으로 구성되어 기준 클럭역에 따라 입력 기준 클럭을 6분주시켜 상기 다중화수단(12)으로 제공하는 카운터회로(24); 입력되는 기준 프레임 싱크신호를 상기 기준 클럭역에 따라 지연시켜 출력하는 9개의 플립플롭(25A 내지 25I)으로 이루어진 지연수단(25); 상기 지연수단(25)의 8번째 플립플롭(25H)의 출력을 입력받아 기준 클럭(RCLK)에 따라 데이터를 출력하는 플립플롭(28); 상기 플립플롭(28)의 출력과 상기 지연수단(25)의 9번째 플립플롭(25I)의 출력을 NAND조합하여 상기 카운터회로(24)를 리셋시키기 위한 리셋신호를 출력하는 NAND게이트(26); 및 상기 지연수단(25)의 9번째 플립플롭(25I)의 출력을 입력받아 기준 클럭역에 따라 프레임 싱크신호를 출력하는 플립플롭(27)을 구비하는 것을 특징으로 하는 프레임 위상 정렬기

제1항에 있어서, 상기 선택신호 발생수단(28)은, 외부로부터 입력되는 칩 인에이블신호에 따라 입력되는 2개의 어드레스 신호를 디코딩하는 2 : 4 디코더(29); 상기 디코더(29)의 일 출력단(Z)의 신호를 출력신호와 외부로부터 인가되는 리드/라이트 인에이블신호(IOR_/IOW)를 논리합하여 OR게이트(30); 상기 OR게이트(30)의 출력에 따라 인에이블 되어 외부로부터 입력되는 쓰기데이터를 상기 단순 2 : 1 단순 선택수단(8)의 선택신호로 제공하는 래치(31); 상기 리드/라이트 인에이블신호(IOR_/IOW)를 반전시키는 인버터(32); 상기 인버터(32)의 출력과 상기 디코더(29)의 일 출력단(Z)의 출력신호를 논리합하는 OR게이트 (33); 및 상기 OR게이트(33)의 출력신호에 따라 인에이블되어 상기 래치(31)의 출력을 읽기 데이터로 출력하는 3-상태 버퍼(34)를 구비하는 것을 특징으로 하는 프레임 위상 정렬기