| 1 |
1
가변 저항기를 통해 입력된 전원을 역방향 제너 다이오드에 입력하여 발생하는 잡음에 따라 출력을 랜덤한 논리 "0"혹은 "1"로 유지시키는 잡음 발생 회로(1)와, 시스템에서 사용하는 클럭을 발생시키는 클럭 발생 회로(4)와 상기 잡음 발생 회로(1)에서 발생된 잡음과 상기 클럭 발생회로(4)로 부터 발생된 클럭의 순간적인 변화 및 불안정에 의한 출력값의 불균형을 보상하여 랜덤한 비트 스트림을 출력하는 랜덤 비트 발생 회로(2)와, 상기 잡음 발생회로(1)에서 발생한 잡음을 반전시켜서 클럭으로 사용하고, 상기 랜덤 비트 발생 회로(2)를 통해 출려된 랜덤 비트 스트림을 입력으로 받아 병렬 데이타로 변환하여 출력하는 직렬/병렬(S/P) 변환 회로(3)를 구비하는 것을 특징으로 하는 랜덤 데이타 발생기
|
| 2 |
2
제1항에 있어서, 상기 잡음 발생회로(1)는, 입력전원을 입력받는 가변저항(U5)과, 상기 가변저항(U5)을 통한 입력전원에 캐소우드 단이 연결된 제너 다이오드(U2)와, 상기 가변저항(U5)을 통한 입력전원에 연결된 저항(U4)과, 상기 제너 다이오드(U2)의 에노우드 단에 베이스단이 연결되고 컬렉터단에 상기 저항(U4)가 연결되고 에미터 단은 접지된 트랜지스터(U3)와, 상기 트랜지스터(U3)의 컬렉터 단에 연결디어 랜덤한 논리 데이타를 출력하는 슈미트트리거 인버터(U6)를 구비한 것을 특징으로 하는 랜덤 데이타 발생기
|
| 3 |
3
제1항에 있어서, 상기 랜덤 비트 발생 회로(2)는, 상기 클럭 발생기(4)의 출력을 초기 데이타단으로 입력받고 상기 잡음 발생회로(1)의 출력을 클럭단으로 입력받는 플립플롭 수단(U7)과, 상기 플립플록 수단(U7)을 배타적 논리합 처리하여 랜덤한 비트 스트림을 출력하는 배타벽 논리합 처리 수단(U8 내지 U11)을 구비하는 것을 특징으로 하는 램덤 데이타 발생기
|
| 4 |
4
제1항에 있어서, 상기 직렬/병렬(S/P) 변환 회로(3)는, 상기 잡음 발생회로(1)의 출력을 입력으로 받는 슈미트트리거 인버터(U6)와, 상기 랜덤 비트 발생 회로(2)의 출력인 랜덤한 비트 스트림을 입력 단자(A,B)에 연결하고, 마스터 리세트 단자(_MR)에 전원(Vcc)를 연결하고, 클럭단은 상기 슈미트트리거 인버터(U12)의 출력단에 연결되는 직렬입력 병렬 출력 쉬프트 레제스터(U13)를 구비하는 것을 특징으로 하는 랜덤 데이타 발생기
|
