입력되는 I채널 및 Q채널 각각 제1 및 제2곱셈수단(1, 2)를 거쳐 제1 및 제2저대역 여파기(3, 4)를 통해 각각 입력되는 제1 및 제2자승수단(SDI, SDQ)(5, 6); 상기 제1 및 제2자승수단(SDI, SDQ)(5, 6)을 통해 입력하여 위상 성분을 제거한 하다마드칩 단위로 합산수단(7)을 통해 결합된 출력을 일 입력으로 하는 제3곱셈수단(multiplier)(8); 상기 제1 및 제2저대역 여파기(3, 4)를 거친 I채널 및 Q채널 신호를 각각 입력받아 +1/-1을 출력하는 제1 및 제2경성 양자화 수단(QI, QQ)(9, 10); 상기 각각의 제1 및 제2저대역 여파기(3, 4)를 거친 I채널 및 Q채널 신호를 각각 입력받는 제1 및 제2포락선 검출수단(A_1, A_2)(11, 12); 상기 제1 및 제2포락선 검출수단(11, 12)으로부터의 출력값중 크기가 큰 값을 출력하는 최대치 선택수단(13); 상기 제1 및 제2경성 양자화 수단(9, 10)으로부터의 출력값과 상기 제1 및 제2포락선 검출수단(11, 12)으로부터의 출력을 입력으로 하여 상기 제3곱셈 수단(8)의 다른 입력으로 출력하는 다중 수단(14); 상기 제3곱셈 수단(8)으로부터의 출력을 A/D 변환기(15)를 거쳐 하다마드 처리기(16)에 인가됨으로써 논코히어런트 최대 라이클리후드 복조값을 출력하는 다수의 결정수단(decn_1,