| 1 |
1
기재층 상의 제1 접착필름; 상기 제1 접착필름 상의 제1 도전회로; 상기 제1 도전회로 상에 차례로 적층된 제2 접착필름과 제2 도전회로; 및상기 제2 접착필름 및 상기 제2 도전회로를 관통하는 관통비아를 포함하되, 상기 기재층은 직물을 포함하고, 상기 제1 접착필름은 상기 기재층과 접촉하고, 상기 관통비아는 상기 기재층과 접촉하지 않고, 상기 제1 접착필름을 관통하지 않는 회로보드
|
| 2 |
2
삭제
|
| 3 |
3
제 1항에 있어서, 상기 제2 도전회로 상의 제3 접착필름; 상기 제3 접착필름 상의 제3 도전회로; 및 상기 제3 도전회로 상에 배치된 외부연결단자를 더 포함하는 회로보드
|
| 4 |
4
제 1항에 있어서, 상기 제2 도전회로는 상기 기재층을 향하는 제1 면, 및 상기 제1 면과 대향하는 제2 면을 포함하고, 상기 제1 면은 상기 제2 면보다 더 큰 거칠기를 가지는 회로보드
|
| 5 |
5
제 1항에 있어서, 상기 제2 도전회로 상에 제공된 패드; 및 상기 패드 상의 솔더볼을 더 포함하는 회로보드
|
| 6 |
6
제 1항에 있어서, 상기 제1 접착필름은 아크릴계, 우레탄계, 폴리에스터계, 또는 폴리이미드반이쉬계 물질을 포함하며, 상기 기재층은 상기 제1 접착필름과 같은 계열의 고분자 물질을 포함하는 회로보드
|
| 7 |
7
보호필름 상에 차례로 적층되며, 관통홀을 가지는 제1 접착필름 및 제1 도전회로를 제공하는 것; 기재층 상에 상기 제1 접착필름 및 상기 제1 도전회로를 전사하여 상기 제1 접착필름 및 상기 제1 도전회로를 차례로 적층시키는 것; 및상기 관통홀을 채우는 관통비아를 형성하는 것을 포함하고, 상기 제1 접착필름 및 상기 제1 도전회로를 제공하는 것은: 상기 보호필름 상에 상기 제1 접착필름 및 도전필름을 차례로 형성하는 것; 상기 도전필름을 패터닝하여 상기 제1 도전회로를 형성하는 것;상기 보호필름, 상기 제1 접착필름 및 상기 제1 도전회로를 관통하는 상기 관통홀을 형성하는 것; 및상기 제1 도전회로 상에 캐리어 필름을 형성하고, 상기 보호필름을 제거하여 상기 제1 접착필름을 노출시키는 것을 포함하고, 상기 관통비아를 형성하는 것은 상기 캐리어 필름을 제거하여 상기 관통홀을 노출시킨 후 상기 관통홀을 채우는 것을 더 포함하는 회로보드 제조방법
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
제 7항에 있어서, 상기 제1 도전회로 상에 제3 접착필름 및 제3 도전회로를 차례로 형성하는 것; 및상기 제3 도전회로 상에 패드 및 솔더볼을 형성하는 것을 더 포함하는 회로보드 제조방법
|
| 11 |
11
제 7항에 있어서, 상기 기재층은: 상기 기재층 상에 차례로 형성된 제2 접착필름 및 제2 도전회로를 더 포함하는 회로보드 제조방법
|
| 12 |
12
제 7항에 있어서, 상기 관통비아를 형성하는 것은 상기 관통홀을 전도성 물질로 충진 또는 솔더링시키는 것을 포함하는 회로보드 제조방법
|
| 13 |
13
제 7항에 있어서
|
| 14 |
14
제 7항에 있어서, 상기 제1 접착필름 및 상기 제1 도전회로를 차례로 적층시키는 것은상기 제1 접착필름이 상기 기재층을 향하도록 배치하여, 열 압착 시키는 것을 포함하는 회로보드 제조방법
|
| 15 |
15
제 7항에 있어서, 상기 기재층은 고분자 물질 또는 직물을 포함하는 회로보드 제조방법
|
| 16 |
16
기재층;상기 기재층 상에 적층된 제1 접착필름과 제1 도전회로; 상기 제1 도전회로 상에 적층된 제2 접착필름과 제2 도전회로; 상기 제2 접착필름 및 상기 제2 도전회로를 관통하는 관통비아; 상기 제2 도전회로 상에 배치된 외부연결단자; 및상기 제2 도전회로 상에 실장된 전자소자를 포함하고, 상기 제1 접착필름은 상기 기재층과 접촉하고, 상기 관통 비아는 상기 제1 접착필름 내로 연장되지 않는 반도체 패키지
|
| 17 |
17
제 16항에 있어서, 상기 제2 접착필름은 절연물질을 포함하며, 상기 제1 도전회로 및 상기 제2 도전회로 사이의 단락을 방지하는 반도체 패키지
|
| 18 |
18
제 16항에 있어서, 상기 기재층은 고분자 물질 또는 직물을 포함하는 반도체 패키지
|
| 19 |
19
제 16항에 있어서, 상기 제2 도전회로와 상기 외부연결단자 사이에 적층된 제3 접착필름과 제3 도전회로를 더 포함하는 반도체 패키지
|
| 20 |
20
삭제
|
