외부로부터 입력되는 데이타를 수신하는 데이타 입력수단(3,9); 외부의 종속부(Tributary Unit)로부터 입력되는 데이타들의 위상을 정렬하는 프레임 위상 정렬수단(7); 상기 프레임 위상 정렬수단(7)의 출력 데이타를 프로세서의 제어에 의해 설정된 동작 모드에 따라 상위 방향으로 출력하는 결합 데이타 제어수단(6); 상기 데이타 입력수단(3,9)과 상기 결합 데이타 제어수단(6)의 출력 데이타를 상기 프로세서의 제어에 의해 설정된 동작 모드에 따라 하위 방향으로 출력하는 분기 데이타 제어수단(5); 상기 데이타 입력수단(3,9)과 상기 결합 데이타 제어수단(6)의 출력 데이타를 프로세서의 제어에 의해 설정된 동작 모드에 따라 외부로 출력하는 데이타 출력 제어수단(2,18); 및 외부의 종속부로부터 입력되는 프레임 싱크 신호(AFS)를 체크하여 AIS(Alarm Indication Signal)의 삽입 여부를 결정하고, 그에따른 AIS신호를 상기 결합 데이타 제어수단(6)으로 출력하는 AIS 삽입 제어수단(10)을 구비하는 것을 특징으로 하는 분기 결합 제어 장치

제1항에 있어서, 상기 데이타 입력수단(3,9)은 외부로부터 입력되는 데이타 신호(12,17)를 기준클럭(31)에 따라 리타이밍하여 대국 루우프백 데이타 신호(19,29), 통과 데이타 신호(20,28) 및 분기 데이타 신호(21,27)로 출력하는 풀립플롭으로 구성된 리타이밍수단(41)을 포함하는 것을 특징으로 하는 분기 결합 제어장치

제1항에 있어서, 상기 데이타 출력 제어수단(2,8)은 상기 프로세서의 제어에 따라 상기 데이타 입력수단(3,9)에서 출력되는 통과 데이타 신호들(20,28)과 루우프백 데이타 신호들(29,19)중 하나를 선택하여 출력하는 통과/루우프백 선택수단(51); 상기 프로세서의 제어에 따라 상기 통과/루우프백 선택수단(51)의 출력 데이타 신호들(59)와 상기 결합 데이타 제어수단(6)에서 출력되는 결합 데이타 신호(24,25)중 하나를 선택하여 출력하는 결합/통과 선택수단(52); 및 외부로부터 입력되는 기준 클럭(31)에 따라 상기 결합/통과 선택수단(52)의 출력 데이타 신호를 리타이밍하여 출력하는 리타이밍 수단(53)을 포함하는 것을 특징으로 하는 분기 결합 제어장지

제1항에 있어서, 상기 분기 데이타 제어수단(5)은 상기 데이타 입력수단(3,9)에서 출력되는 분기 데이타 신호(21,27)를 각각 입력받아 상기 프로세서의 제어에 따라 결정된 동작 모드에 따른 신호경로를 통해 출력하는 동작모드 선택수단(71,72); 상기 동작모드 선택수단(71,72)에서 출력되는 분기 데이타 신호를 입력받아 상기 프로세서의 제어에 따라 일측 분기 데이타 신호를 선택하여 출력하는 데이타 선택수단(73); 상기 데이타 선택수단(73)에서 출력되는 분기 데이타 신호(80)와 상기 결합 데이타 제어수단(60)에서 출력되는 자국(local) 루우프백 신호(23)을 입력받아 프로세서의 제어에 따라 일측 신호를 선택하여 출력하는 분기/루우프백 선택수단(74); 및 상기 분기/루우프백 선택수단(74)의 출력 데이타 신호(82)를 기준 클럭에 따라 리타이밍하는 리타이밍수단(75)을 포함하는 것을 특징으로 하는 분기 결합 제어장치

제1항에 있어서, 상기 결합 데이타 제어수단(6)은 상기 프레임 위상 정렬수단(7)으로부터 출력되는 결합 데이타 신호(26)를 입력받아 기준 클럭(31)에 따라 리타이밍하는 리타이밍수단(94); 상기 프로세서 및 상기 AIS 삽입 제어부(10)의 제어에 따라 상기 리타이밍수단(94)에서 출력되는 결합 데이타 또는 AIS 데이타 신호를 선택하여 출력하는 결합/AIS선택 수단(93); 및 상기 결합/AIS 선택수단(93)의 출력 데이타를 상기 프로세서의 제어에 의해 결정된 동작 모드에 따른 신호 경로를 통해 상기 데이타 출력 제어수단(2,8)으로 출력하는 동작모드 선택수단(91,92)을 포함하는 것을 특징으로 하는 분기 결합 제어 장치

제1항에 있어서, 상기 AIS 삽입 제어수단(10)은 외부로부터 입력되는 결합 프레임 싱크 신호(AFS)(15)를 카운팅 하는 제1카운팅수단(111); 외부로부터 입력되는 기준 프레임 싱크 신호(FS_FPA)(15)를 기설정된 카운트까지 카운팅한 후, 펄스를 출력하는 제2 카운팅수단(113); 상기 제2 카운팅수단(113)의 출력 펄스에 따라 상기 제1 카운팅수단(111)의 카운트를 상기 결합 데이타 제어수단(6)로 출력시키는 제1래치수단(112); 및 상기 제2카운팅 수단(113)의 출력 펄스를 입력받아 상기 기준 프레임 싱크 신호(FS_FPA(15)에 따라 상기 제1 및 제2 카운팅수단(111,113)을 리셋시키는 제2래치 수단(114)을 포함하는 것을 특징으로 하는 분기 결합 제어장치

제1항에 있어서, 상기 프레임 위상 정열수단(7)은 외부로부터 결합 데이타 및 프레임 싱크 신호(FS)를 입력받아 결합 클럭(CLK)(15)에 따라 리타이밍하는 제1리타이밍수단(156); 상기 결합 클럭(15)을 입력받아 제1 타이밍 제어신호(161)를 발생하는 제1타이밍 발생수단(155); 상기 리타이밍수단(156)의 출력 데이타를 입력받아 병렬 데이타로 변환하고, 상기 제1타이밍 제어신호(161)에 따라 상기 병렬 데이타의 타이밍을 제어하는 역다중화수단(154); 외부로부터 프레임 위상 정렬용 싱크 신호 및 클럭들(FS-FPA ,CLK-FPA)(15)을 입력받아 제2 타이밍 제어신호(159)를 발생하는 제2타이밍 발생수단(153); 상기 제2타이밍 제어신호(159)에 따라 상기 역다중화수단(154)의 출력 데이타를 다중화하는 다중화수단(152); 및 상기 다중화수단(152)의 출력 데이타를 상기 프레임 위상 정렬용 기준 클럭(CLK_FPA)(15)에 동기시켜 출력하는 제2 리타이밍수단(151)을 포함하는 것을 특징으로 하는 분기 결합 제어장치

제1항에 있어서, 상기 프로세서의 제어에 따라 동작모드를 결정하고, 결정된 동작 모드에 따라 각 구성요소의 신호 경로를 설정하는 프로세서 인터페이스 수단(4)을 더 포함하는 것을 특징으로 하는 분기 결합 제어장치

제8항에 있어서, 상기 프로세서 인터페이스수단(4)은 외부로부터 어드레스 및 칩 인에이블 신호

지정국 정보가 없습니다