| 1 |
1
p형의 실리콘 기판(1) 위에 제1의 산화막(2)을 형성하고, 소자격리를 수행한 후, 상기 제 1산화막(2)의 전 표면 위에 불순물이 도핑된 제1의 다결정 실리콘층(3)을 형성하고, 상기 제1다결정 실리콘층(3) 위에 함몰층의 정의를 위한 감광막의 패턴을 형성하고 상기 감광막 패턴을 마스크로서 사용하는 반응성 이은 식각(RIE)에 의해 상기 제1다결정 실리콘층(3)을 식각하는 공정과; 상기 다결정 실리콘층(3)과 상기 산화막(2)을 비등방적으로 순서대로 식각하여 상기 실리콘 기판(1)의 표면을 노출시키는 공정과; 이온 주입법에 의해 실리콘 기판(1)의 표면을 노출시키는 공정과; 이온 주입법에 의해 실리콘 기판(1)의 노출된 표면에 불순물을 주입하여 함몰층(5)을 형성한 후, 상기 제1다결정 실리콘층(3)의 양측면과 상기 제1산화막(2)의 측면 위에 측벽(6)을 형성하는 공정과; 그 위에 제2의 산화막(7)과 제1의 질화막(8a)을 순차로 형성하고, 활성영역의 형성을 위한 홈이 완전히 채워지도록 웨이펴의 표면위에 평탄화용 감광막(9)을 도포하는 공정과; 상기 홈 이외 부분의 상기 제1질화막(8a)이 노출될 때까지 상기 감광막(9)을 균일식각하고, 노출된 질화막(8a)만을 식각한 후, 홈 속의 감광막(9)을 제거하는 공정과; 열 산화에 의해 상기 제1다결정 실리콘층(3) 위에 소정의 두께로 제3의 산화막(10)을 형성하고, 비등방성 반응성 이온식각에 의해 홈의 측벽 위의 질화막(8a)을 남겨지게 하고 홈의 바닥 위의 질화막(8a)온 남겨지게 하고 홈의 바닥 위의 질화막(8a) 만을 식각한 후, 상기 함몰층(5) 위의 제2산화막(7)을 제거하여 창(11)을 열어 주는 공정과; 선택적 화학 증착법에 의해 홈 부분에만 제3산화막(10)의 표면보다 더 높은 표면을 갖도록 n-형의 실리콘 에피층(12)을 선택적으로 성장시킨 후, 상기 실리콘 에피층(12) 부분을 연마하는 것에 의해 제3산화막(10)의 표면과 실리콘 에피층(12)의 표면이 동일한 평면을 이루도록 하는 공정과; 상기 실리콘 에피층(12)의 측벽 일부(13)가 노출된 수 있도록 상기 제3산화막(10)의 표면을 식각한 후, 웨이퍼의 전 표면 위에 제2의 질화막을 소정의 두께로 형성하고, 비등방적 반응성 이온 식각법에 의해 실리콘 에피층(12)의 측벽(13) 위에 측벽 질화막(14)을 형성하는 공정과; 열산화에 의해 상기 실리콘 에피층(12)의 표면 위에 소정의 두께로 제4의 산화막(15)을 형성함과 동시에 상기 다결정 실리콘층(3) 위에도 상기 제3산화막(10)을 보다 두껍게 성장시킨 후, 상기 측벽 질화막(14)을 제거하여, 상기 에피층(12)의 측벽(13)을 노출시키고, 외인성 베이스 영역의 형성을 위해 웨이퍼의 전 표면 위에 상기 제4산화막(15)이 완전히 덮일 수 있는 두께로 불순물이 도핑된 다결정실리콘층(16a)을 형성한 후 연마하여 평탄화시키는 공정과; 실리콘 에피층(12) 위의 상기 제4산화막(15)을 완전히 제거하고, 상기 다결정실리콘층(16a)을 식각하여 외인성 베이스 영역(16)을 정의한 후 열산화에 의해 상기 실리콘 에피층(12)의 표면 위와 불순물이 도핑된 다결정 실리콘층으로 이루어지는 상기 외인성 에이스 영역(16)의 표면 위에 제5의 산화막(17,18)을 각각 형성하는 공정과; 진성 베이스 영역을 형성하기 위해 상기 산화막(17)을 통해서 상기 실리콘 에피층(12)의 상부 표면 부분으로 붕소(B)를 이온주입(19)하고, 웨이퍼의 전 표면 위에 베이스 영역과 에미터 영역을 상호전기적으로 격리하기 위해 제6의 산화막을 형성한 후 비등방적 반응성 이온 식각에 의해 상기 산화막(18)의 양쪽 측벽 윗부분의 상기 제6산화막을 남기고 나머지 부분의 상기 제6산화막을 식각하여 측벽 산화막(21)을 형성하고, 상기 진성 베이스 영역(20) 위의 산화막(17) 중 측벽 산화막(21) 이외의 부분의 산화막(17)을 제거하여 상기 진성 베이스 영역(20)을 노출시키는 공정과; 웨이퍼의 전 표면 위에 불순물이 주입된 다결정 실리콘층으로 이루어지는 에미터(22)를 형성하고, 웨이퍼의 전체 표면 위에 제7의 산화막(23)을 형성한 후, 열처리에 의해 소자 내의 각 접합을 형성함과 아울러 상기 외인성 베이스 영역(16)과 상기 진성 베이스 영역(20)을 상호 전기적으로 연결하는 공정과; 상기 제7산화막(23)을 식각하는 것에 의해 접속 구멍들을 형성하고, 합금화(alloying)를 위한 열처리를 수행함으로써 콜렉터전극(25)과 베이스 전극(26), 에미터 전극(27)을 형성하는 것을 특징으로 하는 자기 정렬 구조 쌍극자 트랜지스터 장치의 제조 방법
|
